頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 用CPLD和外部SRAM構(gòu)成大容量FIFO的設(shè)計 隨著數(shù)字電視技術(shù)的進一步成熟，在視頻服務(wù)器方面，利用支持軟件豐富、運算速度不斷提高、具有較高性能價格比的微機來代替昂貴的專用設(shè)備實現(xiàn)數(shù)字視頻碼流的復(fù)用具有一定的實際意義，但是一般的桌面操作系統(tǒng)定時不夠精確、處理大量并發(fā)任務(wù)效率不高以及突發(fā)傳送等問題影響了復(fù)用后碼流的質(zhì)量，為了保證復(fù)用后的碼流可以均勻平滑地傳送到調(diào)制器，還考慮到微機的工作效率，就需要用FIFO來進行碼流的緩沖。如果FIFO的容量足夠大，微機就可以通過DMA方式一次發(fā)送大量的數(shù)據(jù)，最后再經(jīng)過FIFO的緩沖，按照預(yù)設(shè)頻率均勻送出。 發(fā)表于：12/27/2011 FPGA設(shè)計經(jīng)驗之邊沿檢測 在一個時鐘頻率16MHz的同步串行總線接收電路里，串行總線波特率為1Mbps。在串行總線的發(fā)送端是在同步時鐘（1MHz）的上升沿輸出數(shù)據(jù)，在接收端在同步時鐘的下降沿對輸入數(shù)據(jù)進行接收采樣。在這個接收電路里檢測同步時鐘的下降沿是必不可少的。假設(shè)主時鐘-clk，同步時鐘-rck，同步數(shù)據(jù)-data。 發(fā)表于：12/26/2011 英特爾深入探討3D晶體管、Ultrabook關(guān)鍵技術(shù)細節(jié) 在本周于舊金山召開的英特爾開發(fā)者大會（IDF）中，英特爾將再揭示其采用三柵極（tri-gate）3D晶體管技術(shù)的22nm元件細節(jié)，并進一步說明超輕薄筆電（Ultrabook）的超薄、超低功耗設(shè)計概念。 發(fā)表于：12/24/2011 一種基于以太網(wǎng)加載FPGA和DSP的實現(xiàn)方法 介紹了脫離仿真器直接使用外部計算機通過網(wǎng)口進行程序代碼加載的基本原理, 討論分析了網(wǎng)絡(luò)接口、FPGA接口和HPI接口的訪問控制等關(guān)鍵技術(shù)。詳述了在包含CPU、FPGA和DSP的復(fù)雜系統(tǒng)設(shè)計方案中基于以太網(wǎng)加載FPGA和DSP的實現(xiàn)。該技術(shù)在系統(tǒng)工程化的應(yīng)用中具有很好的前景。 發(fā)表于：12/23/2011 萊迪思獲獎的MachXO2 PLD系列所有成員都已量產(chǎn) 萊迪思半導(dǎo)體公司（NASDAQ：LSCC）今天宣布其獲獎的MachXO2?系列PLD（可編程邏輯器件）的所有成員已完全合格，并批量生產(chǎn)。最近被EDN雜志選定為2011年“100個熱門”產(chǎn)品，MachXO2 PLD系列包括9款器件，有 29種器件/封裝組合，以滿足廣泛的客戶需求。 發(fā)表于：12/22/2011 基于高速定點FFT算法的FPGA設(shè)計方案 針對高速實時信號處理的要求，軟件實現(xiàn)方法顯然滿足不了其需要。近年來現(xiàn)場可編程門陣列(FPGA)以其高性能、高靈活性、友好的開發(fā)環(huán)境、在線可編程等特點，使得基于FPGA的設(shè)計可以滿足實時數(shù)字信號處理的要求，在市場競爭中具有很大的優(yōu)勢。 發(fā)表于：12/22/2011 FPGA在導(dǎo)彈上信息處理機中的應(yīng)用 信息處理機(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其他422接口送來的數(shù)據(jù)同時進行并行處理;各路輸入信息按預(yù)定格式進行融合與輸出;數(shù)據(jù)輸出速率以高速同步422口的幀同步脈沖為源，如果高速同步422口異常不影響總線數(shù)據(jù)和其它422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異?；蚩偩€數(shù)據(jù)異常時不影響其它422口數(shù)據(jù)的融合與輸出功能;能夠?qū)目偩€上接收的數(shù)據(jù)進行二次篩選、組包，并發(fā)送往總線，供其它設(shè)備接收。 發(fā)表于：12/22/2011 基于VHDL/CPLD的I2C串行總線控制器設(shè)計及實現(xiàn) 分析了I2C串行總線的數(shù)據(jù)傳輸機制，用VHDL設(shè)計了串行總線控制電路，其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進行了前仿真和調(diào)試,并在Xilinx ISE 7.1i開發(fā)環(huán)境下進行了綜合、后仿真和CPLD器件下載測試。 結(jié)果表明實現(xiàn)了I2C串行總線協(xié)議的要求。 發(fā)表于：12/22/2011 基于DSP的輸電線路局部氣象在線監(jiān)測裝置 基于DSP的輸電線路局部氣象在線監(jiān)測裝置充分發(fā)揮了“DSP+CPLD”體系的優(yōu)點，能夠?qū)崿F(xiàn)環(huán)境溫度、大氣壓力、濕度、風(fēng)速和風(fēng)向等參數(shù)的多通道采集、數(shù)據(jù)處理、自然災(zāi)害預(yù)警等功能，對提高輸電線路乃至整個電網(wǎng)的安全可靠性具有重要的現(xiàn)實意義 發(fā)表于：12/22/2011 多維設(shè)計技術(shù)力促3D芯片 您可能聽說過這樣的宣傳：隨著目前還是平面結(jié)構(gòu)的裸片向多層結(jié)構(gòu)的過渡，半導(dǎo)體制造基礎(chǔ)在今后幾年內(nèi)將發(fā)生重大轉(zhuǎn)變。為了使這種多層結(jié)構(gòu)具有可制造性，全球主要半導(dǎo)體組織作出了近10年的不懈努力，從明年開始三維（3D）IC將正式開始商用化生產(chǎn)——比原計劃落后了好幾年。 發(fā)表于：12/22/2011 ?…323324325326327328329330331332…?
