頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 Multitest的UltraFlat(tm)工藝達到要求 IDM與Multitest公司日前宣布其UltraFlat(tm)工藝達到高測試并行度垂直探針卡應(yīng)用要求。 發(fā)表于：2012/2/10 Microsemi和TRINAMIC推出雙馬達控制套件 功率、安全性、可靠性和性能差異化半導(dǎo)體解決方案的領(lǐng)先供貨商美高森美公司(Microsemi Corporation，納斯達克代號：MSCC) 和TRINAMIC今天共同宣布，新款馬達控制套件已經(jīng)上市，可協(xié)助設(shè)計人員降低產(chǎn)品開發(fā)成本并加速產(chǎn)品上市時間。這套解決方案包括Microsemi的SmartFusion?評估套件和TRINAMIC的馬達控制子板(daughter board)套件。 發(fā)表于：2012/2/9 用Spartan-3A和Spartan-3AN平臺實現(xiàn)低成本安全解決方案 安全已成為如今的熱門話題。對于電子設(shè)計工程師來說，最大的威脅莫過于市場上出現(xiàn)由于設(shè)計盜版而引起的大量假冒產(chǎn)品。根據(jù)反盜版聯(lián)盟的統(tǒng)計，2003 年，全美國涉及盜版的交易額達2 8 7 0 億美元，占全球盜版產(chǎn)品年銷售總量(4560 億美元)的63%。本文將介紹能夠保護低成本FPGA 設(shè)計的安全措施。 發(fā)表于：2012/2/9 基于Virtex-5的串行傳輸系統(tǒng)的實現(xiàn) 隨著USB3.0、SATA3.0、PCI-E2.0等新串行規(guī)范的發(fā)布以及更高速的串并/并串轉(zhuǎn)換單元(SERDES)芯片的推出引起了業(yè)界對高速差分串行數(shù)據(jù)傳輸?shù)臒o限憧憬。為了解決下一代無線通信基站中多天線(MIMO)信號處理所帶來的巨大數(shù)據(jù)吞吐量要求，本文基于Virtex-5FPGA的GTP單元給出了一種在高級電信計算架構(gòu)(ATCA)機箱內(nèi)實現(xiàn)單對差分線進行3.125Gbps串行傳輸?shù)脑O(shè)計方案。 發(fā)表于：2012/2/9 利用Virtex-5LXT應(yīng)對串行背板接口設(shè)計挑戰(zhàn) 采用串行技術(shù)進行高端系統(tǒng)設(shè)計已占很大比例。串行技術(shù)在背板應(yīng)用中的盛行，大大促進了這一比例的提高。為了應(yīng)對串行背板設(shè)計中的這一系列挑戰(zhàn)，Xilinx推出了Virtex-5LXT FPGA平臺和IP解決方案。 發(fā)表于：2012/2/9 基于μClinux的SoPC應(yīng)用系統(tǒng)設(shè)計詳解 本文采用SoPC內(nèi)嵌32位的軟核處理器Nios，實現(xiàn)了一個UART串行口和以太網(wǎng)接口的轉(zhuǎn)換器(以下簡稱轉(zhuǎn)換器)，并基于Microtronix公司針對Nios處理器移植的μClinux開發(fā)了應(yīng)用程序。 發(fā)表于：2012/2/9 PSoC的電容式非接觸感應(yīng)按鍵設(shè)計與實現(xiàn) 基于PSoC片上系統(tǒng)芯片的非接觸式感應(yīng)按鍵界面，有著非接觸、可靠和設(shè)計簡單的特點。這種方便、靈活的操作界面已在家電和控制系統(tǒng)中得到了應(yīng)用和推廣，所以關(guān)于電容式感應(yīng)按鍵技術(shù)的應(yīng)用將會是嵌入式系統(tǒng)中的一個研究熱點。 發(fā)表于：2012/2/9 基于FPGA的可擴展高速FFT處理器的設(shè)計與實現(xiàn) 本文提出了基于FPGA實現(xiàn)傅里葉變換點數(shù)可靈活擴展的流水線FFT處理器的結(jié)構(gòu)設(shè)計以及各功能模塊的算法實現(xiàn)，利用FPGA實現(xiàn)的各功能模塊組裝了64點FFT處理器。從其計算性能可知，在輸入數(shù)據(jù)速率為20 MHz時，利用此結(jié)構(gòu)實現(xiàn)的FFT處理器計算1 024點FFT的運算時間約為52μs。 發(fā)表于：2012/2/9 FPGA實現(xiàn)FFT插值正弦波頻率估計 本文在分析Rife，MRife和傅里葉系數(shù)插值迭代3種算法的基礎(chǔ)上，將串行迭代變?yōu)椴⑿械?，由此得出了一種快速頻率估計算法，并分析了新算法與前3種算法的異同。計算機仿真結(jié)果證實新算法能夠快速、高精度估計單頻信號的頻率，便于工程實現(xiàn)，適合應(yīng)用在雷達、電子對抗等對處理實時性要求非常高的領(lǐng)域。 發(fā)表于：2012/2/9 基于FPGA的DMA方式高速數(shù)據(jù)采集系統(tǒng)設(shè)計 提出了一種基于FPGA的DMA方式高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案。該方案由底層控制器提供精確采樣時序，保證ADC器件的采樣吞吐；采用支持PCI協(xié)議的DMA方式的數(shù)據(jù)采集機制，優(yōu)化數(shù)據(jù)采集存儲及向上位機交互方式，以確保采集數(shù)據(jù)的高實時性。該方案具有良好的移植性，可應(yīng)用于采樣速率高、數(shù)據(jù)采集量大、數(shù)據(jù)實時性要求高的數(shù)據(jù)采集系統(tǒng)。 發(fā)表于：2012/2/8 ?…312313314315316317318319320321…?
