頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于FPGA的精跟踪系统 APT系统分为粗跟踪系统和精跟踪系统。粗跟踪系统主要负责完成信标光的初始时期的大范围扫描和捕获，引导信标光光斑进入精跟踪视场，跟踪精度和带宽较低；精跟踪系统主要负责完成信标光的精确跟踪和锁定，国内外已进行了有关精跟踪的不少研究，它所要求的跟踪精度和带宽较高，它的精度和带宽决定了整个APT系统的精度和带宽，同时它的另一个主要功能是克服因大气扰动和平台振动造成的信标光光斑抖动，维持稳定的激光通信链路。针对目前激光无线通信所要用到的关键技术，和空一地激光无线通信终端应具有集成度高、功耗低、体积小和重量轻等一系列特点，本文设计了一种以FPGA作为控制芯片的精跟踪系统。 發(fā)表于：2012/2/17 汽车尾灯VHDL设计 汽车尾灯VHDL设计标签/分类：1．系统设计要求用6个发光管模拟6个汽车尾灯（左右各3个），用4个开关作为汽车控制信号,分别为：左拐、右拐、故障和刹车。车匀速行驶时，6个汽车尾灯全灭；右拐时，车右边 發(fā)表于：2012/2/17 FPGA与DSP信号处理系统的散热设计 FPGA与DSP信号处理系统的散热设计,引言 随着系统性能的不断提升，系统功耗也随之增大，如何对系统进行有效的散热，控制系统温度满足芯片的正常工作条件变成了一个十分棘手的问题。通常使用风冷技术对系统进行散热。采用风冷技术时要重点考虑散热 發(fā)表于：2012/2/17 采用FPGA协处理的无线子系统 FPGA可与DSP处理器一起使用，作为独立的预处理器(有时是后处理器)器件，或者作为协处理器。在预处理架构中，FPGA直接位于数据通路中负责信号预处理，预处理后的信号可以高效又经济地移交给DSP处理器进行速率较低的后续处理。 發(fā)表于：2012/2/17 人脸检测系统的SoPC设计 本文的人脸检测跟踪系统利用32 位Nios Ⅱ软核处理器在FPGA上完成设计, 减小了系统的体积， 而且在PC上开发的程序可移植到Nios Ⅱ处理器上，实现了片上系统。Nios 是性价比较高的微处理器软核，可以方便地把用户需要的接口和自定义的逻辑加入到系统中。本文介绍的方法体现了SoPC 嵌入式系统的灵活性。因此，这种方法能够有效地缩短开发周期、 同时能够延长产品的生命周期、 可以不断地在原有产品的基础上进行升级设计。 發(fā)表于：2012/2/16 基于FPGA的千兆网络数据采集系统设计与实现 介绍了网络流量管理中的网络数据采集系统的设计与实现。以Altera StratixGX系列FPGA为平台，结合Marvell 88E1111网络芯片，完成了网络数据采集系统。本设计采用SoPC技术，利用Altera提供的千兆以太网IP核，完成FPGA系统无缝连接千兆以太网，实现网络数据包采集。 發(fā)表于：2012/2/15 Microsemi推出新封装形式的耐辐射型“航空飞行”FPGA 器件 功率、安全性、可靠性和性能差异化半导体解决方案的领先供货商美高森美公司(Microsemi Corporation，纳斯达克代号：MSCC) 今天宣布，今天宣布，该公司的耐辐射型(radiation tolerant) RT ProASIC®3 FPGA产品系列现可以陶瓷四方扁平封装(CQFP)形式供货。CQFP封装符合经过时间考验与飞行验证的电路板和组装技术要求。此外，陶瓷可耐受极端的操作温度，使其成为要求严苛的航空航天应用理想材料。 發(fā)表于：2012/2/15 Altera荣获中兴通讯2011年度全球最佳合作伙伴奖 Altera公司今天宣布，公司荣获中兴通讯2011年度全球最佳合作伙伴奖。Altera于2011年12月14日在中国深圳中兴通讯的年度供应商大会上获得了这一奖项。中兴通讯认为Altera在提供前沿技术、优秀产品以及及时交付产品和支持上是关键战略合作伙伴。 發(fā)表于：2012/2/15 SOPC中自定义外设和自定义指令性能分析 NiosII是一个建立在FPGA上的嵌入式软核处理器，灵活性很强。作为体现NiosII灵活性精髓的两个最主要方面，自定义外设和自定义指令的性能开始受到越来越多开发者的关注。本文在对NiosII自定义外设和自定义指令进行深入研究后，采用实验的方法，通过实例CRC32对比了在实现相同功能的情况下，自定义外设和自定义指令的性能差异，并从自定义外设和自定义指令的实现机理上给予说明。 發(fā)表于：2012/2/15 JPEG2000中53离散小波多层变换FPGA实现研究 本文提出了一种快速、有效的JPEG 2000 5／3小波变换的VLSI设计结构，该结构将数据的奇偶分裂、边界延拓嵌入到地址产生单元对双端口RAM的操作中，不需要额外的计算单元，采用移位-相加操作代替卷积操作，通过Verilog编写RTL级代码并进行功能仿真，最后完成了在FPGA上的验证，最高时钟频率达到156 MHz，整体性能优越。 發(fā)表于：2012/2/15 <…309310311312313314315316317318…>
