頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 基于FPGA的新型虛擬邏輯分析儀的設(shè)計 提出了一種基于FPGA的虛擬邏輯分析儀的設(shè)計。該系統(tǒng)對采集到的模擬或數(shù)字信號進行存儲、處理和邏輯分析。通過FPGA控制數(shù)據(jù)單次或連續(xù)采集、緩沖，通過PCI總線將緩沖區(qū)數(shù)據(jù)轉(zhuǎn)移到硬盤管理卡，由硬盤管理卡將數(shù)據(jù)存入海量硬盤。 發(fā)表于：2/11/2012 DDS調(diào)頻信號發(fā)生器的FPGA電路設(shè)計 用FPGA實現(xiàn)DDS調(diào)頻信號電路較采用專用DDS芯片更為靈活，只要改變FPGA中ROM內(nèi)的數(shù)據(jù)和控制參數(shù)，DDS就可以產(chǎn)生任意調(diào)制波形，且分辨率高，具有相當(dāng)大的靈活性。相比之下，DDS的功能完全取決于設(shè)計需求，可以復(fù)雜也可以簡單，而且FPGA芯片還支持在系統(tǒng)現(xiàn)場升級。另外，將DDS設(shè)計嵌入到FPGA芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會增加多少，而購買專用芯片的價格則是前者的很多倍。所以采用FPGA來設(shè)計DDS系統(tǒng)具有很高的性價比。 發(fā)表于：2/11/2012 基于CPLD響高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn) 針對復(fù)雜液壓系統(tǒng)數(shù)據(jù)采集的特點，采用數(shù)據(jù)流驅(qū)動多模塊并行技術(shù)和USB2.O接口，設(shè)計了基于CPLD+FX2的高速便攜式數(shù)據(jù)采集系統(tǒng)，同時給出了自主開發(fā)的USB設(shè)備在LABVIEW中的簡便驅(qū)動方法。實踐表明，該方案大大提高了系統(tǒng)的采集、傳輸速率，具有電路設(shè)計簡單、可靠性高扣易移植等特點。 發(fā)表于：2/11/2012 手機PCB可靠性的設(shè)計方案 射頻(RF)電路板設(shè)計由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個觀點只有部分正確，RF電路板設(shè)計也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。 發(fā)表于：2/11/2012 基于Matlab和Simulink仿真環(huán)境的CAN總線專用工具包 CANbus (Controller Area Network) 即控制器局域網(wǎng)，是國際上應(yīng)用最廣泛的開放式現(xiàn)場總線之一。作為一種技術(shù)先進、可靠性高、功能完善、成本合理的遠(yuǎn)程網(wǎng)絡(luò)通訊控制方式，CANbus已被廣泛應(yīng)用到各個自動化控制系統(tǒng)中。例如，在汽車電子、自動控制、智能大廈、電力系統(tǒng)、安防監(jiān)控等各領(lǐng)域。 發(fā)表于：2/11/2012 在選用FPGA進行設(shè)計時降低功耗的方法 傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當(dāng)仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯的要求也越來越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢。ASIC也面臨相同的風(fēng)險。而例如FPGA這樣日益增長的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。 發(fā)表于：2/11/2012 PCB板干膜防焊膜應(yīng)用步驟 干膜阻焊劑是以一種光敏聚合物膜的形態(tài)出現(xiàn)的，不是普通狀態(tài)的液體狀或糊狀，這層光敏聚合物膜夾在兩層保護層之間，這兩層保護層保護中間的感光乳劑膜以防止其在操作過程中受到破壞。 發(fā)表于：2/11/2012 引進Mentor Graphics的Veloce硬件仿真器，Altera公司縮短其下一代產(chǎn)品的發(fā)布周期 作為高性能系統(tǒng)驗證解決方案的領(lǐng)導(dǎo)者，Mentor Graphics Corp (納斯達(dá)克: MENT)今天宣布，革新的定制邏輯解決方案領(lǐng)導(dǎo)者Altera公司已經(jīng)采用Veloce ®仿真器平臺，以實現(xiàn)針對其下一代產(chǎn)品的快速驗證。Altera公司的解決方案應(yīng)用廣泛，包括汽車自動化，廣播，計算機與存儲，消費，工業(yè)，醫(yī)療，軍事，測試與測量，無線與有線等領(lǐng)域。 發(fā)表于：2/10/2012 采用EDA或FPGA實現(xiàn)IP保護 提出一種結(jié)合電子設(shè)計自動化(ElectronicDesignAutomation，簡稱EDA)軟件和FPGA的IP核保護機制。通過在EDA工具中加入保護機制防止設(shè)計者非授權(quán)使用IP核，在FPGA中加入保護機制防止設(shè)計被非法復(fù)制、竊取或篡改。 發(fā)表于：2/10/2012 FPGA協(xié)處理器實現(xiàn)代碼加速的設(shè)計 本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。我們還分析了通過一個涉及到基于輔助處理器單元(APU)的實際圖像顯示案例的基準(zhǔn)數(shù)據(jù)均衡決策的過程。該設(shè)計使用了在一個平臺FPGA中實現(xiàn)的一個嵌入式PowerPC。 發(fā)表于：2/10/2012 ?…309310311312313314315316317318…?
