頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPGA的RGB到Y(jié)CrCb顏色空間轉(zhuǎn)換 通 過對轉(zhuǎn)換算法的研究，推導(dǎo)出適合在FPGA上實現(xiàn)的新算法，算法優(yōu)點突出。算式中乘法器采用DSP48 Slice模塊實現(xiàn)，提高了轉(zhuǎn)換算法的運算速度。從綜合報告可以看出，除了使用5個DSP48s外，其他資源使用的比較少。運算速度最大能夠達到189 MHz，能夠充分滿足運算量大，實時性要求高的應(yīng)用。 發(fā)表于：7/30/2012 利用Virtex-5 LXT器件實現(xiàn)集成化視頻連接功能解決方案 Xilinx了解廣播系統(tǒng)設(shè)計師所面臨的挑戰(zhàn)不斷出臺的視頻連接功能新標(biāo)準(zhǔn)，給廣播產(chǎn)品帶來了棘手的設(shè)計挑戰(zhàn)和緊迫的日程隨著廣播行業(yè)視頻連接功能標(biāo)準(zhǔn)的不斷變化，我們的目標(biāo)是以免費參考設(shè)計 發(fā)表于：7/30/2012 基于FPGA的RapidIO節(jié)點設(shè)計 1引言在傳統(tǒng)的嵌入式多處理器系統(tǒng)中，處理器之間的互連是通過分時共享總線來實現(xiàn)的，所有通信爭用總線帶寬，由此就造成處理器越多，每個處理器可用帶寬就越少，從而帶來嚴(yán)重的系統(tǒng)信 發(fā)表于：7/30/2012 異步FIFO結(jié)構(gòu)及FPGA設(shè)計 首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu),然后分析實現(xiàn)異步FIFO的難點問題及其解決辦法;在傳統(tǒng)設(shè)計的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對其進行綜合仿真和FPGA實現(xiàn)。1、異步FIFO介紹在現(xiàn)代 發(fā)表于：7/30/2012 賽靈思新一代Vivado設(shè)計套件首次面向公眾開放 All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布首次面向所有用戶全面開放其新一代設(shè)計環(huán)境Vivado?設(shè)計套件2012.2，該版本現(xiàn)已向目前所有質(zhì)保期內(nèi)的ISE®設(shè)計套件用戶免費提供。Vivado設(shè)計套件2012.2的發(fā)布分為兩個階段，首輪發(fā)布致力于加快C語言和RTL的實現(xiàn)速度；第二輪發(fā)布則著重加快系統(tǒng)級功能的集成速度。該版本提供了高度集成的設(shè)計環(huán)境（IDE）和全新一代系統(tǒng)到IC工具， 其中包括高層次綜合、具有業(yè)界最佳SystemVerilog支持的RTL綜合、革命性創(chuàng)新的分析型布局布線，以及高級SDC時序引擎，使開發(fā)人員能夠?qū)⒃O(shè)計實現(xiàn)速度提高達四倍，大大提升了他們的設(shè)計生產(chǎn)力。 發(fā)表于：7/30/2012 基于FPGA的伺服驅(qū)動器分周比實現(xiàn) 引言電動機是各類數(shù)控機床的重要執(zhí)行部件。要實現(xiàn)對電動機的精確位置控制，轉(zhuǎn)子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增 發(fā)表于：7/29/2012 運用FPGA 進行控制平面/數(shù)據(jù)平面視頻處理 嵌入式設(shè)計人員面臨的最大挑戰(zhàn)之一就是界定系統(tǒng)的性能需求。用以確定實際性能需求所需的信息要么無法獲取，要么難以獲得。最精確的估算有時也會因無法預(yù)料的計算負(fù)荷而失效。分析通常會指出，對于數(shù)據(jù)處理需求而 發(fā)表于：7/29/2012 基于 FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)的設(shè)計 在系統(tǒng)硬件結(jié)構(gòu)中，考慮到系統(tǒng)復(fù)雜度和成本因素，我們選用了Xilinx公司的Spatan3A系列的XC3S700A作為主控制芯片，該芯片為 Xilinx的Spartan系列的低端FPGA，采用了65nm技術(shù)，在集成度和性價比上都要優(yōu)于先前Spartan系列的FPGA，系統(tǒng)外掛一塊 Micron公司的32M×16bits的DDR2芯片MT47H32M16作為外擴SDRAM，以及一片Numonyx公司的16Mb的 SPIFlashM25P16作為數(shù)據(jù)存儲器，而10/100Mb以太網(wǎng)我們采用單片PHY芯片加Xilinx的MAC軟核來實現(xiàn)。該方案將物理層和 MAC分開，將MAC用IP來實現(xiàn)，從而整個系統(tǒng)更加靈活。其中單片PHY芯片有BroADCom公司的BCM5221，Intel公司的 LXT971A、LXT972A，SMSC公司的DM9000、LAN83C185等。這里我們采用SMSC公司的LAN83C185來實現(xiàn)物理層。 發(fā)表于：7/28/2012 基于FPGA雷達成像方位脈沖壓縮系統(tǒng) 在整個有距離-多普勒(R- D) 算法中方位脈沖壓縮系統(tǒng)是設(shè)計的關(guān)鍵。隨著FPGA芯片突飛猛進的發(fā)展，實時雷達成像方位脈沖壓縮系統(tǒng)在FPGA上實現(xiàn)變成了可能。 發(fā)表于：7/27/2012 基于FPGA 的數(shù)字脈沖壓縮系統(tǒng)實現(xiàn) 脈沖壓縮體制在現(xiàn)代雷達中被廣泛采用，通過發(fā)射寬脈沖來提高發(fā)射的平均功率，保證足夠的作用距離；接收時則采用相應(yīng)的脈沖壓縮算法獲得脈寬較窄的脈沖，以提高距離分辨力，從而能夠很好地解決作用距 發(fā)表于：7/27/2012 ?…266267268269270271272273274275…?
