123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

獲取目標(biāo)最佳極化算法的FPGA實(shí)現(xiàn)

根據(jù)帶門限的序列Jacobi方法，提出了一種實(shí)時(shí)獲取目標(biāo)最佳極化的FPGA實(shí)現(xiàn)方法。該方法精簡了對(duì)待求矩陣最大非對(duì)角元素的搜索過程，并在FPGA中采用并行結(jié)構(gòu)的運(yùn)算模塊設(shè)計(jì)，優(yōu)化了有限狀態(tài)機(jī)（FSM）的執(zhí)行時(shí)序，從而避免了CORDIC算法繁瑣的迭代過程，減少了程序運(yùn)行時(shí)間。FPGA實(shí)現(xiàn)結(jié)果表明，該方法的執(zhí)行速度比CORDIC算法至少提高了21%，具有較高的實(shí)時(shí)性。

發(fā)表于：2012/8/16

一種新型多功能誘發(fā)電位刺激器的研制

設(shè)計(jì)了一種基于FPGA的用于誘發(fā)電位系統(tǒng)的刺激器，利用FPGA實(shí)現(xiàn)誘發(fā)電位所需的光刺激、聲刺激和電流刺激。可用于視覺誘發(fā)電位、聽覺誘發(fā)電位及體感誘發(fā)電位等多種自發(fā)和誘發(fā)電位等生理檢查中。與傳統(tǒng)的誘發(fā)電生理刺激系統(tǒng)相比，該設(shè)計(jì)簡化了電路、功能多、體積小、刺激輸出準(zhǔn)確可靠，應(yīng)用范圍廣，能很好地滿足誘發(fā)電位檢測的性能要求。

發(fā)表于：2012/8/15

基于FPGA的數(shù)字穩(wěn)定校正單元的實(shí)現(xiàn)

為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實(shí)時(shí)性，可實(shí)現(xiàn)非相參雷達(dá)的相參化功能。

發(fā)表于：2012/8/15

基于FPGA的DDC濾波器設(shè)計(jì)與仿真

本文首先對(duì)CIC、HB、FIR濾波器的原理及設(shè)計(jì)作了簡單的說明，最后用Matlab結(jié)合Systemgenerator對(duì)本文所設(shè)計(jì)的DDC濾波器作了一個(gè)仿真。

發(fā)表于：2012/8/15

ARM與GLOBALFOUNDRIES合作推出專供新一代智慧型行動(dòng)裝置使用的20納米及FinFET 技術(shù)

GLOBALFOUNDRIES和 ARM 今天宣布已簽訂了一份多年期協(xié)議，旨在為采用GLOBALFOUNDRIE 20納米與FinFET工藝的 ARM 處理器設(shè)計(jì)提供優(yōu)化的系統(tǒng)級(jí)芯片 (SoC) 解決方案。

發(fā)表于：2012/8/14

基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)

基于最小平方 (LS) 算法，利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計(jì)算法。主要研究了如何利用FPGA實(shí)現(xiàn)LS算法，包括算法的介紹、方案的形成、FPGA實(shí)現(xiàn)的處理流程、FPGA實(shí)現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺(tái)，完成了仿真、綜合、板級(jí)驗(yàn)證等工作。實(shí)現(xiàn)結(jié)果表明，該信道估計(jì)算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。

發(fā)表于：2012/8/14

基于FPGA的寬帶多普勒測速聲納數(shù)字系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)多普勒測速聲納的高精度要求，采用寬帶發(fā)射信號(hào)和相控陣波束形成技術(shù)，并利用FPGA在數(shù)據(jù)處理方面高速、并行、實(shí)時(shí)的特點(diǎn)，在以Altera StratixII EP2S60F484I4 FPGA為核心的系統(tǒng)上設(shè)計(jì)了寬帶多普勒測速聲納數(shù)字系統(tǒng)，實(shí)現(xiàn)了采樣控制及帶通濾波、波束形成、相關(guān)運(yùn)算等信號(hào)處理算法。測試結(jié)果顯示，寬帶信號(hào)能夠更好地滿足聲納系統(tǒng)高精度要求。

發(fā)表于：2012/8/13

RF905無線通信IP軟核的優(yōu)化設(shè)計(jì)

利用DMA數(shù)據(jù)傳輸方式的特點(diǎn)，設(shè)計(jì)了一種基于DMA方式的RF905無線通信IP軟核。該IP軟核基于AVALON總線，其控制和運(yùn)算邏輯由一片F(xiàn)PGA芯片完成，適合應(yīng)用于NIOSII嵌入式系統(tǒng)。測試與驗(yàn)證表明，該IP軟核在傳輸數(shù)據(jù)時(shí)大大降低了CPU的占用時(shí)間，提高了嵌入式系統(tǒng)的性能并且占用較少資源，與一般的IP硬核相比，速度快，成本低，靈活性好，可移植性強(qiáng)，從而更能滿足短距離無線通信的要求。該IP軟核已應(yīng)用于某無線電力參數(shù)監(jiān)測系統(tǒng)中。

發(fā)表于：2012/8/13

英特爾資助尼康研制半導(dǎo)體制造新設(shè)備

據(jù)悉，新設(shè)備將通過在更大尺寸的半導(dǎo)體晶圓上繪制電路，將生產(chǎn)成本降低一半，目標(biāo)是2018年投入實(shí)際生產(chǎn)。英特爾將承擔(dān)數(shù)百億日元的開發(fā)費(fèi)用。尼康是該設(shè)備領(lǐng)域的全球第2大廠商。此次將通過其最大客戶英特爾的資金支持加速開發(fā)進(jìn)程。

發(fā)表于：2012/8/10

基于SOPC的M8051嵌入式調(diào)試器設(shè)計(jì)

調(diào)試器是嵌入式系統(tǒng)軟件開發(fā)的重要工具。本文設(shè)計(jì)了一款基于USB接口并以SOPC方式實(shí)現(xiàn)的M8051嵌入式調(diào)試器。通過USB通信接口完成調(diào)試器與上位機(jī)的通信，保證較高的調(diào)試速度；以單獨(dú)的FPGA芯片實(shí)現(xiàn)調(diào)試器的USB接口、調(diào)試命令解析以及JTAG時(shí)序生成等功能模塊，簡化系統(tǒng)設(shè)計(jì)的復(fù)雜度。經(jīng)測試，該調(diào)試系統(tǒng)性能穩(wěn)定、可靠。

發(fā)表于：2012/8/10