電路板上電源的數(shù)量取決于VLSI所使用的多個(gè)電源的數(shù)量，它們與其它器件之間的通信速度需要電路板上有一套獨(dú)特的電源，如使用的存儲(chǔ)器類(lèi)型。這是因?yàn)槊總€(gè)VLSI（ASIC/ SoC）器件需要多個(gè)電源才能正常工作（如核電壓、I / O電壓、PLL電壓、SERDES通道電壓，以及存儲(chǔ)器接口電壓）。結(jié)果，電路板上有15至25個(gè)電壓的情況并不少見(jiàn)。多個(gè)電源的電路板通常需要實(shí)現(xiàn)電源管理功能，包括電源定序、電源故障監(jiān)測(cè)、微調(diào)和裕度調(diào)整。有些電路板可能需要增強(qiáng)的電源管理功能，如電壓升降調(diào)整，電源故障的非易失性記錄和后臺(tái)時(shí)序更新。

電路板電源管理的要求

    在圖1所示的線卡中，有四個(gè)主要的集成電路和一些粘合邏輯。每個(gè)集成電路都需要多個(gè)電源，并有定序的要求。這塊電路板有14個(gè)電源電壓，需要進(jìn)行監(jiān)測(cè)、定序、微調(diào)和裕度調(diào)整。此外，電路板的設(shè)計(jì)還需要將任何意想不到的電源故障記錄在非易失性存儲(chǔ)器中。

    最初設(shè)計(jì)電路板的電源管理算法時(shí)，設(shè)計(jì)人員通常只考慮器件相關(guān)的時(shí)序。這是因?yàn)殡娐钒逶O(shè)計(jì)人員不知道不同電壓的電源定序的相互依存關(guān)系。在一般情況下，在調(diào)試過(guò)程中要確定電源定序，可編程定序解決方案應(yīng)該能夠適應(yīng)原來(lái)的定序算法的以下變化：

-          開(kāi)啟每個(gè)電壓或一組電壓之間的時(shí)間延遲

-          重新定序- 例如如果原來(lái)設(shè)計(jì)的序列為1，2，4，5，3，那么新的順序應(yīng)該能夠定序?yàn)?，3，5，1，4

-          關(guān)閉電源的定序－以相反的順序關(guān)閉電源（這是必要的，以盡量減少損壞集成電路）

-          最大限度地減少集成電路（需要多個(gè)電壓）部分被供電的情況，這取決于給定器件的電源故障。例如，如果電源3有故障，那么要立即關(guān)閉電源4，然后關(guān)閉電源1和2。如果電源1有故障，那么按順序關(guān)閉電源2，3，4。

-          生成電源良好的指示，使各種器件開(kāi)始工作。例如，CPU需要電源良好的信號(hào)，不僅內(nèi)核電壓是好的，而且DDR存儲(chǔ)器電壓，PLL和IO電壓都是好的。

-          能夠監(jiān)測(cè)數(shù)字信號(hào)來(lái)完成定序。例如，在給DDR電源上電之前，等待數(shù)據(jù)包處理ASIC的PLL鎖定。

-          通過(guò)數(shù)字控制信號(hào)（或邏輯組合）根據(jù)需要啟動(dòng)電源關(guān)閉，例如，前面板關(guān)機(jī)信號(hào)。

圖1  - 通信線路卡的主要集成電路和電源的要求

    所有的電源都打開(kāi)之后，電路板開(kāi)始正常工作，電源管理部分應(yīng)開(kāi)始監(jiān)測(cè)電源的故障。當(dāng)任何一個(gè)電源出現(xiàn)故障，然后根據(jù)發(fā)生故障的電源，CPU應(yīng)該中斷或復(fù)位以防止閃存損壞。電源管理算法的監(jiān)測(cè)部分應(yīng)該具有以下特點(diǎn)：

-          以1％或更好的精度確定任何按裝在電路板上的電源的故障，以盡量減少虛假的故障指示，最大限度地減少由于監(jiān)控器的精度限制而錯(cuò)過(guò)了電源故障。此故障指示可用于產(chǎn)生中斷復(fù)位到CPU。

-          由于電源管理電路和裝在電路板上的電源之間存在地電壓差，使用差分信號(hào)檢測(cè)較低的電源電壓（1.5V或以下），以盡量減少錯(cuò)誤。

-          在100毫秒內(nèi)報(bào)告故障，最大限度地減少由于故障電源引起的數(shù)據(jù)和/或指令的持續(xù)時(shí)間。

-          將故障與監(jiān)控信號(hào)相聯(lián)系。例如，如果電源1，2，3或4有故障，就激活復(fù)位信號(hào)。但是，如果電源12有故障，只中斷CPU，以防止傳輸錯(cuò)誤的數(shù)據(jù)。

     故障記錄功能應(yīng)該記錄整個(gè)電路板斷電的主要原因。通常在一塊電路板上的初始故障會(huì)引發(fā)連鎖反應(yīng)。例如，如果電源1有故障，電路板關(guān)機(jī)功能開(kāi)始根據(jù)編程的電源關(guān)閉順序關(guān)閉其余的電源。如果故障記錄電路對(duì)電源故障的反應(yīng)速度足夠快，捕獲的情況將顯示電源1有故障，以及其余的電源工作正常。但如果故障記錄電路的響應(yīng)時(shí)間緩慢，它會(huì)記錄電源2，3和4都有故障。這樣的故障情況是沒(méi)用的。故障記錄電路應(yīng)具有以下特點(diǎn)：

-          準(zhǔn)確找到任何電源故障（<1％的誤差），以增加捕獲的故障情況的可靠性

-          在100微秒內(nèi)啟動(dòng)故障記錄過(guò)程，盡量減少原始故障對(duì)捕獲情況的后續(xù)影響。

電源管理實(shí)現(xiàn)示例

    一個(gè)實(shí)現(xiàn)復(fù)雜的電源管理的常用方法（圖2）是使用DC-DC轉(zhuǎn)換器的電源良好信號(hào)，以監(jiān)測(cè)這個(gè)電源，并使用CPLD來(lái)實(shí)現(xiàn)定序算法（控制DC-DC轉(zhuǎn)換器的使能信號(hào)）。CPLD也產(chǎn)生監(jiān)測(cè)信號(hào)，如電源就緒/故障電壓中斷和復(fù)位信號(hào)。

圖2：使用電源良好信號(hào)對(duì)比電源管理監(jiān)測(cè)實(shí)際電源電壓

優(yōu)點(diǎn)：

-          滿足所有的定序要求

-          電源的數(shù)量可擴(kuò)展

-          電源上電或電源關(guān)閉的定序算法的大小/復(fù)雜性沒(méi)有限制

-                                                                                                                                                                定序算法可以與電源定序之間的監(jiān)控信號(hào)（電源良好/故障電壓指示）交錯(cuò)

-          由任意數(shù)量的數(shù)字輸入控制定序和監(jiān)測(cè)算法

-          在現(xiàn)場(chǎng)系統(tǒng)可以更新定序算法而不中斷電路板的工作

缺點(diǎn)：

-          有效的“電源良好”信號(hào)并不意味著電源工作在集成電路正常工作的范圍內(nèi)。大多數(shù)DC-DC轉(zhuǎn)換器的電源良好信號(hào)有8％至20％的監(jiān)測(cè)誤差。但是大多數(shù)集成電路的電源容差是在3至5％之間。例如，1.2V電壓的實(shí)際電壓（核電壓）可以低于額定值的10％（1.08V），但DC-DC轉(zhuǎn)換器電源良好信號(hào)可以指明電源是好的，CPLD可能未激活其復(fù)位信號(hào)。因此，CPU可能會(huì)掛起，并重寫(xiě)閃存的一個(gè)部分（閃存訛誤）。DC-DC轉(zhuǎn)換器的電源良好信號(hào)不應(yīng)該被用來(lái)作為電源電壓故障指示，產(chǎn)生監(jiān)控信號(hào)，諸如“復(fù)位”或“低電壓中斷”。 

-          即使電源電壓處于運(yùn)行容差之前，通常一些集成電路是能夠工作的，。因此，定序算法等待一個(gè)額外的時(shí)間，使該集成電路板可靠地啟動(dòng)。

-          增加軟件的調(diào)試時(shí)間- 由于精度差的CPU的電源良好信號(hào)和存儲(chǔ)器電源，會(huì)發(fā)生閃存訛誤的情況。很難區(qū)分是軟件錯(cuò)誤，還是由于故障電源引起的意想不到的程序執(zhí)行情況。因?yàn)闆](méi)有辦法確定硬件的電源故障，在歸咎于故障電路板之前，軟件工程師浪費(fèi)了時(shí)間，責(zé)怪由于閃存訛誤產(chǎn)生了軟件錯(cuò)誤。這可能會(huì)導(dǎo)致產(chǎn)品發(fā)布時(shí)間的延遲。

用Platform Manager實(shí)現(xiàn)分布式檢測(cè)和集中控制

    圖3展示了遠(yuǎn)程傳感和實(shí)施集中控制。這種架構(gòu)類(lèi)似圖2所示的電路方案。由于比較器和ADC的整合，這種方案需要的元件數(shù)量最少。此解決方案使用了一片萊迪思的Platform Manager和兩片萊迪思的Power Manager集成電路，實(shí)現(xiàn)了多達(dá)36個(gè)電壓的電源管理。

    萊迪思的Platform Manager器件集成了對(duì)12個(gè)電源電壓的監(jiān)測(cè)，一個(gè)48宏單元的CPLD和一個(gè)640 LUT的FPGA。Power Manager器件可用于檢測(cè)和控制多達(dá)12個(gè)負(fù)載電源。整個(gè)電源管理算法在Platform Manager內(nèi)的FPGA部分實(shí)現(xiàn)。Platform Manager還支持電源的微調(diào)和裕度調(diào)整。

圖3使用Platform Manager的分布式電壓檢測(cè)和集中控制

優(yōu)點(diǎn)：

-          完全靈活的定序支持多達(dá)36個(gè)電壓，因?yàn)樵贔PGA內(nèi)實(shí)現(xiàn)中央電源管理。對(duì)每個(gè)電源故障情況的時(shí)間調(diào)整或定序響應(yīng)沒(méi)有限制。

-          可靠無(wú)折衷的產(chǎn)生靈活的監(jiān)控信號(hào)，因?yàn)殡妷罕O(jiān)測(cè)精度為0.7％。此外，因?yàn)镻latform Manager 和Power Manger器件支持差分電壓檢測(cè)，精度不會(huì)因?yàn)殡娐钒迦魏尾糠种g的接地電壓差而受到影響。

    因?yàn)樗须娫垂收蠣顟B(tài)都被發(fā)送到FPGA，對(duì)任何故障的算法響應(yīng)用100微秒的時(shí)間，能夠立即產(chǎn)生監(jiān)控信號(hào)。這樣的速度，再加上很高的監(jiān)測(cè)精度，最大限度地減少了閃存訛誤的機(jī)會(huì)。

-          電路板上任何電源故障或其他任何故障可以在100微秒內(nèi)記錄到非易失性存儲(chǔ)器。這將確保故障捕獲情況中包含了主要故障。

-          電源管理算法可以使用HDL代碼實(shí)現(xiàn)或使用簡(jiǎn)化的算法開(kāi)發(fā)工具，稱為L(zhǎng)ogiBuilder來(lái)實(shí)現(xiàn)?？梢詫?duì)該程序充分進(jìn)行模擬，對(duì)算法可以進(jìn)行微調(diào)：最大限度地減少電路板由于錯(cuò)誤而重新返工的風(fēng)險(xiǎn)。

    電源管理算法可以在系統(tǒng)內(nèi)更新，而不中斷電路板的工作。該器件還存儲(chǔ)了一個(gè)“golden image”，所以如果在系統(tǒng)更新被中斷，電路板的電源被重新啟動(dòng)，該電路板使用這個(gè)golden image重新工作。

    Platform Manager 和the Power Manager之間的通信很簡(jiǎn)單，萊迪思提供了參考設(shè)計(jì)。用戶只需添加此參考設(shè)計(jì)到實(shí)際的電路板的電源管理算法。該參考設(shè)計(jì)提供自動(dòng)管理所有器件之間的通信，而不干預(yù)主要電源的管理算法

總結(jié)

    要求CPLD對(duì)電路板上超過(guò)12個(gè)電壓實(shí)現(xiàn)電源管理功能，如定序，復(fù)位產(chǎn)生等功能。這些設(shè)計(jì)取決于電路板上按裝的DC-DC轉(zhuǎn)換器產(chǎn)生的電源良好信號(hào)，用以監(jiān)控這些電壓。然而，精度差的這些電源良好信號(hào)會(huì)導(dǎo)致電路板功能的可靠性大大降低。增加電路板的可靠性可以通過(guò)用精確的比較器替代這些電源良好信號(hào)，監(jiān)控DC-DC轉(zhuǎn)換器的實(shí)際輸出電壓。

    本文闡述了一個(gè)可擴(kuò)展、在系統(tǒng)可升級(jí)，星型拓?fù)浣Y(jié)構(gòu)的電源管理架構(gòu)，能夠滿足在一塊復(fù)雜的電路板上超過(guò)12個(gè)電壓的電源管理要求。通過(guò)使用萊迪思的Platform Manager 和Power Manager器件，提高了電路板功能的可靠性，能夠準(zhǔn)確的監(jiān)控DC-DC轉(zhuǎn)換器的輸出電壓（使用片上精密比較器），而無(wú)需折衷FPGA內(nèi)的電源管理算法。