123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

Altera率先在28 nm FPGA上測試復(fù)數(shù)高性能浮點數(shù)字信號處理設(shè)計

Altera公司(NASDAQ: ALTR)今天宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理(DSP)設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗證了能夠在Altera Stratix® V和Arria® V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設(shè)計流程，同時驗證了要求較高的浮點DSP應(yīng)用的性能。

發(fā)表于：2012/10/30

基于FPGA的高精度超聲波測距系統(tǒng)的設(shè)計

設(shè)計了一種基于FPGA的超聲波測距模塊。在時序和信號處理方面，采用Cyclone II系列EP2C5T144C8芯片，通過設(shè)計時序發(fā)生器、高速計數(shù)、回波識別和可變門檻控制等邏輯電路模塊可快速有序地對信號進行處理。在聲速方面，加入了溫度補償模塊，避免使用固定的聲速值所引入的偏差，從而提高系統(tǒng)精度。該系統(tǒng)具有可靠性高、集成度高和響應(yīng)速度快等特點，實驗表明，在距障礙物600 mm~3 600 mm時，相對誤差在0.3%以內(nèi)，測量精度得到很大提高。

發(fā)表于：2012/10/29

內(nèi)嵌8051的USB 2.0設(shè)備控制器IP設(shè)計

基于USB 2.0協(xié)議規(guī)范提出了一個USB 2.0設(shè)備控制器串行接口引擎SIE的IP核的設(shè)計，并內(nèi)嵌8051軟核作為其微控制器進行SoC設(shè)計。所設(shè)計的SIE核在FPGA開發(fā)板上經(jīng)過驗證。

發(fā)表于：2012/10/29

基于嵌入式Linux的 TFT LCD IP及驅(qū)動的設(shè)計

基于嵌入式Linux的 TFT LCD IP及驅(qū)動的設(shè)計,本文設(shè)計實現(xiàn)了一個簡單的基于Avalon總線的TFT LCD控制器，能實現(xiàn)640×480，顏色深度為16bit的彩色圖形顯示，可應(yīng)用于各種TFT LCD，亦可改寫為VGA控制器，有較大的靈活性。

發(fā)表于：2012/10/25

賽靈思發(fā)布Vivado設(shè)計套件2012.3將生產(chǎn)力提升數(shù)倍

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Vivado?設(shè)計套件2012.3版本，首次為在多核處理器工作站上運行該工具的客戶提供全新的增強功能，大幅提升生產(chǎn)力，同時，還為加速設(shè)計實現(xiàn)提供了全新的參考設(shè)計。

發(fā)表于：2012/10/25

借力ARM 64位V8 臺積電16nm FinFET藍圖仍霧里看花?

臺積電(TSMC)在日前的年度大會中，宣布制訂了20nm平面、16nmFinFET和2.5D發(fā)展藍圖。臺積電也將使用ARM的第一款64位處理器V8來測試16nmFinFET制程，并可望在未來一年內(nèi)推出首款測試芯片。臺積電與其合作伙伴們表示，用于

發(fā)表于：2012/10/24

萊迪思MachXO2控制開發(fā)套件適用于復(fù)雜系統(tǒng)控制和接口設(shè)計的樣機開發(fā)

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出MachXO2?系列超低密度FPGA控制開發(fā)套件，適用于低成本的復(fù)雜系統(tǒng)控制和視頻接口設(shè)計的樣機開發(fā)。新加入了MachXO2-4000HC器件，包括4320個查找表（LUT）的可編程邏輯和222 Kbit片上存儲器，滿足了通信、計算、工業(yè)、消費電子和醫(yī)療市場所需的系統(tǒng)控制和接口應(yīng)用。

發(fā)表于：2012/10/23

意法半導(dǎo)體與Soitec攜手通過CMP提供28納米FD-SOI CMOS制程

意法半導(dǎo)體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）、Soitec（歐洲證券交易所）與CMP(CircuitsMultiProjets®) 共同宣布，現(xiàn)在大學院校、研究實驗室和設(shè)計企業(yè)可通過CMP的硅中介服務(wù)使用意法半導(dǎo)體的CMOS 28納米全耗盡型絕緣層上硅（FD-SOI）制程進行工程流片，意法半導(dǎo)體的新制程采用Soitec公司開發(fā)的創(chuàng)新型硅襯底。隨著首批商用晶圓即將下線，意法半導(dǎo)體正在將這項制程下放給第三方芯片制造商。

發(fā)表于：2012/10/23

基于FPGA的圖像采集和快速移動物體檢測

提出了一種圖像采集和快速移動物體檢測的設(shè)計，即通過FPGA實現(xiàn)對攝像頭的初始化及數(shù)據(jù)采集，并通過自定義的傳輸協(xié)議將FPGA緩存中的數(shù)據(jù)傳輸給ARM7處理器，實現(xiàn)圖像數(shù)據(jù)的快速傳輸。根據(jù)適用范圍，本文提出了自適應(yīng)二值化閥值及相關(guān)的檢測算法改進。這對于小型的、低功耗實用型的監(jiān)控系統(tǒng)具有一定的實用價值。

發(fā)表于：2012/10/22

基于VHDL語言的卷積碼和Viterbi譯碼的實現(xiàn)

介紹并用VHDL語言實現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計了一種具有針對性的簡潔的維特比譯碼器結(jié)構(gòu)，并通過ModelSim平臺驗證了該設(shè)計的正確性。

發(fā)表于：2012/10/22