日韩精品专区在线影院重磅,天堂一区人妻无码

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于CPLD的船用視頻切換及基帶傳輸系統(tǒng)

在船用視頻監(jiān)控系統(tǒng)中，考慮到特定的使用環(huán)境，結合硬件設計要求和實際安裝、操控等具體情況，采用有源差分信號發(fā)送放大器和接收器搭建了雙絞線傳輸視頻基帶信號系統(tǒng)，同時，基于CPLD器件開發(fā)了視頻切換設備。船用環(huán)境下的應用結果表明本系統(tǒng)工作穩(wěn)定可靠，完全滿足設計要求。

發(fā)表于：11/13/2012

基于ISO18000-6C協(xié)議標準的RFID閱讀器設計

為了滿足市場需求，提高閱讀器讀寫效率，提出一種基于ISO18000-6C協(xié)議標準的RFID閱讀器設計方案。該閱讀器基帶處理部分采用ARM+FPGA組合實現(xiàn)，利用FPGA編解碼速度快的特點并結合ARM的控制優(yōu)勢，使得該閱讀器具有識別速度快、識別率高的特點；閱讀器的射頻發(fā)射電路采用兩級功率放大，具備能很好地抑制噪聲、保持很好的線性度、輻射功率滿足要求、識別距離遠的特點；閱讀器的接收回路采用四路解調，可以很好地解決接收“模糊點”。

發(fā)表于：11/13/2012

FPGA中實現(xiàn)Bayer模板雙線性插值算法的改進

針對單板CMOS圖像傳感器采集的Bayer模板的數(shù)據(jù)，結合FPGA硬件結構FIFO_DFF構成3×3插值模板，提出一種改進的雙線性插值算法。插值過程中利用當前要還原的分量同通道的水平、垂直以及兩個對角線方向上的已知分量進行邊緣檢測，用梯度小的方向的分量進行插值還原缺失的分量。實驗結果表明，在FPGA中使用該算法插值得到的圖像色彩準確，增強了圖像的邊緣和細節(jié)，圖像清晰度高。

發(fā)表于：11/13/2012

Altera電機控制開發(fā)工作臺前所未有的提高系統(tǒng)集成度、可擴展的性能和靈活性

Altera公司(NASDAQ: ALTR)今天宣布，新的電機控制開發(fā)工作臺前所未有的提高了電機控制系統(tǒng)設計的系統(tǒng)集成度和靈活性，而且性能還可以擴展，同時大幅度縮短開發(fā)時間，降低風險。工作臺包括一組可定制的單軸和多軸芯片驅動參考設計，以及系列電機控制硬件開發(fā)板，結合系統(tǒng)和軟件設計方法，滿足下一代驅動系統(tǒng)的多種需求。Altera將在2012年11月27號至29號德國紐倫堡舉行的SPS IPS Drives上演示這一工作臺，展位是3廳405號。

發(fā)表于：11/13/2012

Altera簡化工廠自動化系統(tǒng)的工業(yè)以太網(wǎng)設計

Altera公司(NASDAQ: ALTR)今天宣布，提供能夠簡化工廠自動化系統(tǒng)中基于FPGA的工業(yè)以太網(wǎng)設計集成的許可結構。這一新的許可結構是與Softing工業(yè)自動化有限公司聯(lián)合開發(fā)的，系統(tǒng)開發(fā)人員通過它可以使用先進的工業(yè)以太網(wǎng)協(xié)議，沒有前端許可費用，不需要每單元版稅報告，也沒有延期協(xié)商。兩家公司密切協(xié)作的結果是，客戶能夠在一片Altera® FPGA中實現(xiàn)各種工業(yè)以太網(wǎng)協(xié)議，包括，PROFINET RT、PROFINET IRT、Ethernet/IP、Modbus TCP/IP、EtherNet/IP和PROFIBUS DP等——所有這些都經(jīng)過了硬件測試，完全兼容。兩家公司將在2012年11月27號至29號德國紐倫堡舉行的SPS IPS Drives上演示工業(yè)以太網(wǎng)解決方案。

發(fā)表于：11/13/2012

AVS全I幀視頻編碼器的FPGA實時實現(xiàn)

AVS視頻編碼標準是我國自主知識產(chǎn)權的信源編碼標準。完成了AVS視頻編碼器在FPGA平臺上的設計與實現(xiàn)。考慮硬件平臺的結構特點，采用可重用設計和流水線設計對編碼器進行優(yōu)化，保證了流水線的高效運行以及硬件資源的最優(yōu)利用。通過ISE軟件仿真和Xilinx公司Vritex-4 pro平臺驗證，最高工作頻率可達110 MHz，滿足CIF分辨率下I幀在FPGA硬件平臺的實時編碼要求。

發(fā)表于：11/12/2012

基于IP核的FIR低通濾波器的設計與實現(xiàn)

本文在Altera公司的FIR數(shù)字濾波器IP核的基礎上，設計了基于分布式算法的FIR數(shù)字低通濾波器。

發(fā)表于：11/12/2012

萊迪思和ACAMAR將在2012中國安博會上推出SDI攝像頭

萊迪思半導體公司（NASDAQ: LSCC）今日宣布將在于12月3日至6日在中國北京舉辦的中國國際社會公共安全產(chǎn)品博覽會（China Security Expo）上展出基于LatticeECP3?FPGA的SDI（串行數(shù)字接口）攝像頭，Acamar的ACM701。萊迪思的展臺位于展館E1的Y13-14。

發(fā)表于：11/12/2012

高速信號采集存儲及傳輸系統(tǒng)的設計與實現(xiàn)

為解決高速數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)緩存和傳輸速度瓶頸，設計并實現(xiàn)了一種基于光纖通道協(xié)議和DDR2 SODIMM存儲的高速數(shù)據(jù)傳輸、存儲系統(tǒng)。利用Stratix IV GX系列FPGA和QuartusⅡ中自帶的DDR2 IP核以及高速收發(fā)器IP 核，實現(xiàn)了PCI9056的本地接口、DDR2控制器、光纖通道協(xié)議和高速串行數(shù)據(jù)的轉換發(fā)送，最終實現(xiàn)了數(shù)據(jù)的高速存儲和傳輸。

發(fā)表于：11/9/2012

基于FPGA的高效靈活性數(shù)字正交下變頻器設計

數(shù)字正交下變頻器DDC是數(shù)字接收機系統(tǒng)中的核心部件，其作用是將ADC數(shù)字化后輸出的高速中頻信號進行下變頻、抽取降速和低通濾波，使之變?yōu)檫m合處理的基帶信號。給出了DDC各模塊在FPGA中高效實現(xiàn)的方法，并且利用嵌入式邏輯分析儀對系統(tǒng)加載板卡后的實時運行結果進行了測試分析。

發(fā)表于：11/9/2012