頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于PXI总线的A/D数据采集模块设计 对基于PXI总线的A/D数据采集电路进行了结构划分、设计和实现。该数据采集模块主要通过PCI9052桥芯片将ISA插卡信号移植到CPCI总线上，作为PXI测试系统的一个功能模块，通过CPLD实时响应零槽控制器发出的触发信号。 發(fā)表于：2013/1/6 光纤分布式扰动传感器信号检测系统研究 设计了一种以FPGA作为数据处理核心，基于相位敏感光时域反射计（Φ-OTDR）的光纤分布式扰动传感器信号检测系统。该系统具有数据采集、处理、存储、通信以及液晶显示功能。扰动信号检测算法采用多周期等距累加相减法。通过阈值判定实现扰动信号的判别，并可以同时显示传感光纤长度范围内不同位置的扰动。实验证明，该系统内部数字处理部分可以实现信号检测算法以及扰动阈值判定功能。 發(fā)表于：2013/1/4 CCD信号处理电路偏置漂移校正 为抑制CCD相机信号处理电路中由温度等原因引起的偏置漂移对图像质量造成的影响，提出了一种基于反馈的近实时偏置漂移校正方法。为了获得偏置在整个链路中的变化情况，对整个信号处理链路进行了分析；设计了两种数字低通滤波器，分别对获得的暗像元数据进行滤波；根据工程经验并辅以计算给出校正算法的有关参数；校正图像偏置漂移并对输出的图像进行比较分析。实验结果表明，在可变增益放大器增益为1.8的条件下，使用12 bit精度的模/数转换器时偏置稳定在10个码值以下，基本满足精度高、稳定性好及抗干扰的要求。 發(fā)表于：2013/1/4 基于FPGA的说话人识别系统设计 针对实时性问题提出了一种以FPGA为硬件平台的说话人识别系统解决方案。该方案以MFCC为语音特征，采用了基于矢量量化的说话人识别算法。系统主要包括语音信号采集、端点检测、特征提取和识别判断4个部分。经测试证明，该系统完成了设计所需的基本功能。在实验室条件下，当系统时钟为50 MHz时，完成一次4码的识别耗时15.932 ms，对12码的识别率为93.3%。 發(fā)表于：2012/12/28 基于分配格理论的大规模线速组播交换系统 采用Altera公司的StratixIV系列FPGA芯片为平台，根据代数分配格理论，构造适合组播的排序结构；结合已建立的多路径自路由结构；最终构造出基于代数分配格的线速组播交换结构。同时，研究此结构应用于大规模组播交换的方法，并设计支持该结构的自路由组播线速扇出复制过程的带内信令机制和控制机制。 發(fā)表于：2012/12/28 数字图像自适应去噪算法的FPGA实现 针对数字图像中椒盐噪声的滤除，提出一种适合FPGA实现的自适应去噪算法。在传统算法中加入二次噪声检测，并且在DE2平台上搭建数字图像的椒盐噪声自适应去噪验证平台进行验证。 發(fā)表于：2012/12/28 华为公司授予Altera 2012年度优秀核心合作伙伴奖，以表彰其提供高质量、前沿产品以及优异的技术支持 Altera公司(Nasdaq: ALTR) 今天宣布，获得了华为技术有限公司授予的2012年度优秀核心合作伙伴奖，华为是全球领先的信息与通信解决方案供应商。在中国深圳举行的2012年度核心合作伙伴大会上，华为公司授予了Altera该奖项，以表彰其提供高质量、前沿产品以及优异的技术支持。优秀核心合作伙伴奖是华为公司授予其供应商的最高荣誉，也是双方合作多年以来，华为最近授予Altera的众多嘉奖之一。Altera为华为公司2012年度业务的成功实施提供了出色支持，是获得这一奖项的杰出供应商。 發(fā)表于：2012/12/27 多通道高精度频率测试系统设计与实现 为解决计算机测试系统中频率测试的高精度要求，提出了一种基于FPGA技术的多通道等精度测频法。设计了频率测试系统，该系统实现了在5 kHz～500 kHz频率范围内测量分辨率为1 Hz。 發(fā)表于：2012/12/26 PSoC Creator：面向嵌入式应用的开发工具 嵌入式系统是计算设备硬件中嵌入软件作为其核心组件的应用。我们身边现在已经被嵌入式系统包围了，这些产品能为我们的生活带来各种方便乃至奢华的功能，包括移动手持设备、洗衣机、微波炉、ATM机、空调等等。由于某些特定的应用要求，工程师必须以不同于其它设计类型的特定方法进行嵌入式设计。 發(fā)表于：2012/12/25 Adaboost算法的FPGA实现与性能分析 本文创新点在于采用了一种像素积分单元阵列结构，能够对 Adaboost 算法中的Haar 特征进行并行处理。结合Virtex5 平台丰富和特殊结构的逻辑资源，得到了理想的性能，甚 至已经能够和高性能的PC平台相提并论。从结果中可以看到，本系统只使用了部分资源。 通过在FPGA芯片内部例化更多的处理单元，还有进一步增大并行性以取得性能提升的空间。 發(fā)表于：2012/12/25 <…245246247248249250251252253254…>
