极品女神白富美露脸啪啪,国产精品日韩色无码中出

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

FPGA中實現(xiàn)Bayer模板雙線性插值算法的改進

針對單板CMOS圖像傳感器采集的Bayer模板的數(shù)據(jù)，結(jié)合FPGA硬件結(jié)構(gòu)FIFO_DFF構(gòu)成3×3插值模板，提出一種改進的雙線性插值算法。插值過程中利用當(dāng)前要還原的分量同通道的水平、垂直以及兩個對角線方向上的已知分量進行邊緣檢測，用梯度小的方向的分量進行插值還原缺失的分量。實驗結(jié)果表明，在FPGA中使用該算法插值得到的圖像色彩準(zhǔn)確，增強了圖像的邊緣和細(xì)節(jié)，圖像清晰度高。

發(fā)表于：11/13/2012

Altera電機控制開發(fā)工作臺前所未有的提高系統(tǒng)集成度、可擴展的性能和靈活性

Altera公司(NASDAQ: ALTR)今天宣布，新的電機控制開發(fā)工作臺前所未有的提高了電機控制系統(tǒng)設(shè)計的系統(tǒng)集成度和靈活性，而且性能還可以擴展，同時大幅度縮短開發(fā)時間，降低風(fēng)險。工作臺包括一組可定制的單軸和多軸芯片驅(qū)動參考設(shè)計，以及系列電機控制硬件開發(fā)板，結(jié)合系統(tǒng)和軟件設(shè)計方法，滿足下一代驅(qū)動系統(tǒng)的多種需求。Altera將在2012年11月27號至29號德國紐倫堡舉行的SPS IPS Drives上演示這一工作臺，展位是3廳405號。

發(fā)表于：11/13/2012

Altera簡化工廠自動化系統(tǒng)的工業(yè)以太網(wǎng)設(shè)計

Altera公司(NASDAQ: ALTR)今天宣布，提供能夠簡化工廠自動化系統(tǒng)中基于FPGA的工業(yè)以太網(wǎng)設(shè)計集成的許可結(jié)構(gòu)。這一新的許可結(jié)構(gòu)是與Softing工業(yè)自動化有限公司聯(lián)合開發(fā)的，系統(tǒng)開發(fā)人員通過它可以使用先進的工業(yè)以太網(wǎng)協(xié)議，沒有前端許可費用，不需要每單元版稅報告，也沒有延期協(xié)商。兩家公司密切協(xié)作的結(jié)果是，客戶能夠在一片Altera® FPGA中實現(xiàn)各種工業(yè)以太網(wǎng)協(xié)議，包括，PROFINET RT、PROFINET IRT、Ethernet/IP、Modbus TCP/IP、EtherNet/IP和PROFIBUS DP等——所有這些都經(jīng)過了硬件測試，完全兼容。兩家公司將在2012年11月27號至29號德國紐倫堡舉行的SPS IPS Drives上演示工業(yè)以太網(wǎng)解決方案。

發(fā)表于：11/13/2012

AVS全I幀視頻編碼器的FPGA實時實現(xiàn)

AVS視頻編碼標(biāo)準(zhǔn)是我國自主知識產(chǎn)權(quán)的信源編碼標(biāo)準(zhǔn)。完成了AVS視頻編碼器在FPGA平臺上的設(shè)計與實現(xiàn)?？紤]硬件平臺的結(jié)構(gòu)特點，采用可重用設(shè)計和流水線設(shè)計對編碼器進行優(yōu)化，保證了流水線的高效運行以及硬件資源的最優(yōu)利用。通過ISE軟件仿真和Xilinx公司Vritex-4 pro平臺驗證，最高工作頻率可達110 MHz，滿足CIF分辨率下I幀在FPGA硬件平臺的實時編碼要求。

發(fā)表于：11/12/2012

基于IP核的FIR低通濾波器的設(shè)計與實現(xiàn)

本文在Altera公司的FIR數(shù)字濾波器IP核的基礎(chǔ)上，設(shè)計了基于分布式算法的FIR數(shù)字低通濾波器。

發(fā)表于：11/12/2012

萊迪思和ACAMAR將在2012中國安博會上推出SDI攝像頭

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布將在于12月3日至6日在中國北京舉辦的中國國際社會公共安全產(chǎn)品博覽會（China Security Expo）上展出基于LatticeECP3?FPGA的SDI（串行數(shù)字接口）攝像頭，Acamar的ACM701。萊迪思的展臺位于展館E1的Y13-14。

發(fā)表于：11/12/2012

高速信號采集存儲及傳輸系統(tǒng)的設(shè)計與實現(xiàn)

為解決高速數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)緩存和傳輸速度瓶頸，設(shè)計并實現(xiàn)了一種基于光纖通道協(xié)議和DDR2 SODIMM存儲的高速數(shù)據(jù)傳輸、存儲系統(tǒng)。利用Stratix IV GX系列FPGA和QuartusⅡ中自帶的DDR2 IP核以及高速收發(fā)器IP 核，實現(xiàn)了PCI9056的本地接口、DDR2控制器、光纖通道協(xié)議和高速串行數(shù)據(jù)的轉(zhuǎn)換發(fā)送，最終實現(xiàn)了數(shù)據(jù)的高速存儲和傳輸。

發(fā)表于：11/9/2012

基于FPGA的高效靈活性數(shù)字正交下變頻器設(shè)計

數(shù)字正交下變頻器DDC是數(shù)字接收機系統(tǒng)中的核心部件，其作用是將ADC數(shù)字化后輸出的高速中頻信號進行下變頻、抽取降速和低通濾波，使之變?yōu)檫m合處理的基帶信號。給出了DDC各模塊在FPGA中高效實現(xiàn)的方法，并且利用嵌入式邏輯分析儀對系統(tǒng)加載板卡后的實時運行結(jié)果進行了測試分析。

發(fā)表于：11/9/2012

一種用于導(dǎo)航芯片設(shè)計的高精度運算處理器

設(shè)計了一種專用于衛(wèi)星導(dǎo)航芯片設(shè)計的高精度運算處理器，可完成衛(wèi)星導(dǎo)航定位計算涉及的所有運算。該處理器用5個字節(jié)（40 bit）定義自己的數(shù)據(jù)格式，并針對這種數(shù)據(jù)格式實現(xiàn)了加、減、乘、除和階乘等基礎(chǔ)運算。利用這些基礎(chǔ)運算和適當(dāng)?shù)臄?shù)據(jù)調(diào)度實現(xiàn)了導(dǎo)航定位計算所涉及的各種函數(shù)運算，精度達到了10-7。通過FPGA驗證，該處理器具有運算速度快和計算準(zhǔn)確的特點，同時具有很強的擴展能力。

發(fā)表于：11/9/2012

基于微處理器和FPGA的嵌入式配置模式

可編程邏輯器件(PLD)廣泛應(yīng)用在各種電路設(shè)計中?；诓檎冶砑夹g(shù)、SRAM工藝的大規(guī)模PLD/FPGA，密度高且觸發(fā)器多，適用于復(fù)雜的時序邏輯，如數(shù)字信號處理和各種算法的設(shè)計。類器件使用SRAM單元存儲配置數(shù)據(jù)。配置數(shù)據(jù)決定了PLD內(nèi)部互連和功能，改變配置數(shù)據(jù)，也就改變了器件的邏輯功能。

發(fā)表于：11/8/2012