《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于實(shí)時(shí)小波算法的暫態(tài)擾動(dòng)檢測的FPGA實(shí)現(xiàn)
基于實(shí)時(shí)小波算法的暫態(tài)擾動(dòng)檢測的FPGA實(shí)現(xiàn)
來源：電子技術(shù)應(yīng)用2012年第10期
王 康，王 猛，王健民
哈爾濱理工大學(xué) 測控技術(shù)與通信工程學(xué)院，黑龍江 哈爾濱150080
摘要： 通過實(shí)時(shí)小波算法在FPGA中的實(shí)現(xiàn)來檢測暫態(tài)電能質(zhì)量問題。采用高、低通分解濾波器來實(shí)現(xiàn)小波變換算法，以DB5小波為基函數(shù)，通過對暫態(tài)電能質(zhì)量中五種擾動(dòng)信號建立分析模型進(jìn)行仿真并基于FPGA硬件平臺進(jìn)行模擬電能信號測試。對比信號源與測試結(jié)果中奇異點(diǎn)起止與持續(xù)時(shí)間，結(jié)果證明了該方法的準(zhǔn)確性和可行性。
中圖分類號： TM711
文獻(xiàn)標(biāo)識碼： A
文章編號： 0258-7998(2012)10-0006-03
FPGA realization of transient disturbance detection based on the real-time wavelet algorithm
Wang Kang，Wang Meng，Wang Jianmin
Measurement Control Technology and Communication Engineering College，Harbin University of Science and Technology， Harbin 150080，China
Abstract： This paper proposes a method of realizing wavelet transform algorithm, which is based on FPGA. Using high and low pass decomposition filter to realize wavelet transform algorithm,DB5 is taken as basis function to establish analysis model of five disturbance signal of transient power quality for the simulation and do simulated power signal test based on FPGA hardware platform. Contrasting signal source and test results with the singular point start-stop and duration, the results show that the method is feasibility and accuracy.
Key words : power quality；FPGA；mallat algorithm；transient disturbance；DB5 wavelet

    小波算法由于具有良好的時(shí)、頻域局部化特性和良好的突變信號檢測能力而被廣泛地應(yīng)用到電能質(zhì)量問題的檢測中。為了滿足實(shí)時(shí)性的要求，借助DSP Builder進(jìn)行小波算法的構(gòu)建，通過仿真驗(yàn)證其準(zhǔn)確性和可行性，并將對應(yīng)模塊以流水線方式在FPGA上實(shí)現(xiàn)，最終完成利用小波算法檢測暫態(tài)電能質(zhì)量的目的[1-3]。

1 方案論證與設(shè)計(jì)
    利用小波變換的模極大值在多尺度上的綜合表現(xiàn)來表征信號的突變點(diǎn)和暫態(tài)特征，即通過小尺度小波變換的模極大值點(diǎn)的位置來檢測信號的奇異點(diǎn)。由于暫態(tài)電能質(zhì)量擾動(dòng)信號在起止時(shí)刻的電壓波形中會出現(xiàn)一個(gè)細(xì)小的突變，通過小波變換可將這細(xì)小突變放大顯示出來，即可檢測出所對應(yīng)的暫態(tài)電能質(zhì)量擾動(dòng)信號的起止時(shí)刻，兩次突變的時(shí)間間隔即為擾動(dòng)的持續(xù)時(shí)間[4-5]。這樣就可實(shí)現(xiàn)對暫態(tài)電能質(zhì)量擾動(dòng)信號突變點(diǎn)的定位。暫態(tài)電能質(zhì)量信號檢測定位流程圖如圖1所示。

2 算法在DSP Builder中的實(shí)現(xiàn)
2.1 DB5小波濾波器實(shí)現(xiàn)
    根據(jù)Mallat算法的濾波器實(shí)現(xiàn)原理進(jìn)行系統(tǒng)級建模、仿真。Daubechies小波中濾波器長度系數(shù)為5的DB5小波對突變信號比較靈敏且階數(shù)比較低。經(jīng)過大量實(shí)驗(yàn)的驗(yàn)證，第一層和第二層小波分解的高頻系數(shù)具有明顯的模極大值，同時(shí)兩層分解對于FPGA的資源占用率也比較低。為了方便系統(tǒng)模型的建立和數(shù)據(jù)的運(yùn)算，要把高通、低通濾波器系數(shù)進(jìn)行量化，根據(jù)設(shè)計(jì)文中選取9位二進(jìn)制數(shù)來表示量化系數(shù)，量化后系數(shù)為：
    Lo_D=[1,-3,-2,20,-8,-62,35,185,155,41](1)
    Hi_D=[-41,155,-185,35,62,-8,-20,-2,3,1](2)
    根據(jù)上面得到的量化后的低、高通濾波器系數(shù)，通過延遲、增益單元及并行加法器構(gòu)建低通分解濾波器和高通分解濾波器，增益單元的系數(shù)分別對應(yīng)高通、低通濾波器系數(shù)，圖2給出了低通濾波器的構(gòu)架圖。

    將低通、高通分解濾波器轉(zhuǎn)換成子模塊，構(gòu)成DB5小波檢測暫態(tài)擾動(dòng)的系統(tǒng)，仿真框圖如圖3所示。其中Subsystem為帶擾動(dòng)的信號源，Lo_D1、Hi_D1為第一層低通、高通分解濾波器，Lo_D2、Hi_D2為第二層低通、高通分解濾波器。

2.2 仿真結(jié)果
    在DSP Builder模擬電網(wǎng)中帶有暫態(tài)擾動(dòng)的電能質(zhì)量信號源，用搭建的暫態(tài)擾動(dòng)檢測系統(tǒng)對其進(jìn)行突變點(diǎn)的檢測，驗(yàn)證用濾波器方法實(shí)現(xiàn)的暫態(tài)擾動(dòng)信號檢測系統(tǒng)的正確性和準(zhǔn)確性。
2.2.1 暫態(tài)電壓擾動(dòng)信號檢測的仿真
    暫態(tài)電壓擾動(dòng)包括電壓暫升、暫降、中斷三種信號。這里以暫升信號為例，圖4給出了一個(gè)8周期的電壓信號。其中第一個(gè)波形信號在0.075 s~0.125 s存在暫升擾動(dòng)。在暫升信號分解小波系數(shù)中有兩個(gè)突變點(diǎn)，其余位置的小波系數(shù)近似為零。由此可以判斷出暫升擾動(dòng)信號的起止時(shí)間，從而驗(yàn)證該方法檢測的可行性和有效性。
2.2.2 脈沖擾動(dòng)信號檢測仿真
    圖5中第一個(gè)波形是一個(gè)在0.080 s~0.081 s時(shí)間段內(nèi)存在脈沖信號的8周期的電壓信號。其中后兩個(gè)波形分別表示第一層和第二層的小波系數(shù)，由此可以得到脈沖擾動(dòng)信號起止時(shí)間。
2.2.3 振蕩信號檢測仿真
    圖6中第一個(gè)波形是一個(gè)在0.080 s~0.085 s時(shí)間段內(nèi)存在振蕩信號的8周期的電壓信號。根據(jù)本文理論可以得到振蕩信號的發(fā)生的時(shí)間和結(jié)束的時(shí)間。


3 小波算法在FPGA中的仿真及實(shí)現(xiàn)
3.1 系統(tǒng)架構(gòu)
    由于FPGA具有高集成性、高速度等特點(diǎn)，其延遲一般都是ns級?；贔PGA的設(shè)計(jì)能顯著地提高小波實(shí)時(shí)性?；贛allat算法以及上述思路, 提出小波算法的FPGA系統(tǒng)架構(gòu)，如圖7所示。

    圖8各子圖中均有多個(gè)信號顯示，從上往下依次是復(fù)位信號、地址信號、一層小波分解細(xì)節(jié)信號、二層小波分解細(xì)節(jié)信號、一層小波分解近似信號和二層小波分解近視信號。各類的擾動(dòng)信號都能被清晰地檢測出來，且二層分解后細(xì)節(jié)信號具有明顯的模極大值點(diǎn)，檢測效果更明顯。這說明本文所提算法在FPGA中的實(shí)現(xiàn)是準(zhǔn)確可行的，完全能夠達(dá)到預(yù)期目標(biāo)。
3.3 各類擾動(dòng)信號的檢測結(jié)果分析
    通過對各類擾動(dòng)信號的檢測結(jié)果進(jìn)行比對分析，驗(yàn)證了系統(tǒng)設(shè)計(jì)的有效性與精確度。表1為各類擾動(dòng)信號起始時(shí)間的原始值和測量值的對比結(jié)果，表2為各信號持續(xù)時(shí)間比對結(jié)果。其中由于信號源采樣8個(gè)周期共2 048個(gè)采樣點(diǎn)，分別與ROM中相應(yīng)地址位對應(yīng)。所以根據(jù)小波分解后的信號所對應(yīng)的ROM地址，可以判斷信號畸變點(diǎn)出現(xiàn)的時(shí)間以及持續(xù)時(shí)間，得出絕對誤差。從表中可以看到，兩層小波分解后的檢測誤差很小，能夠相對精確地定位畸變點(diǎn)出現(xiàn)時(shí)間，滿足系統(tǒng)設(shè)計(jì)要求，在工程中也有著極高的應(yīng)用價(jià)值。

 

 

    通過DSP Builder設(shè)計(jì)小波變換算法來檢測暫態(tài)電能質(zhì)量并將DB5小波算法在FPGA中實(shí)現(xiàn)，是一種提高實(shí)時(shí)性的有效方法。從各類仿真結(jié)果可以看出，利用此方法對電網(wǎng)擾動(dòng)信號進(jìn)行分析，可以有效地檢測出擾動(dòng)信號的起止時(shí)間。檢測結(jié)果的誤差在系統(tǒng)允許的范圍內(nèi)，達(dá)到了檢測擾動(dòng)的目的。相對于傳統(tǒng)小波實(shí)現(xiàn)方法，此方法基于FPGA硬件實(shí)現(xiàn)，提高了數(shù)據(jù)處理實(shí)時(shí)性。本設(shè)計(jì)以小波算法的硬件實(shí)現(xiàn)為基礎(chǔ)，為電能質(zhì)量暫態(tài)擾動(dòng)檢測的研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
參考文獻(xiàn)
[1] 王玲，康健，鄒宏亮.實(shí)時(shí)電能質(zhì)量監(jiān)測系統(tǒng)的構(gòu)建及應(yīng)用[J].電力系統(tǒng)保護(hù)與控制，2011，39(2)：13-16.
[2] 程揚(yáng)軍.暫態(tài)電能質(zhì)量擾動(dòng)檢測方法研究[D].長沙：湖南大學(xué)，2009.
[3] 儲珺，馬建偉.基于小波變換的電能質(zhì)量擾動(dòng)信號的檢測[J].電力系統(tǒng)保護(hù)與控制，2009，37(5)：34-36.
[4] 李杰，王愛民，董利科.基于DSP Builder的電壓閃變測量的數(shù)字化設(shè)計(jì)[J].電力系統(tǒng)保護(hù)與控制，2010，38(19)：190-194.
[5] Zhao Fengzhan，Yang Rengang.Power-quality disturbance ecognition using S-transform[J].IEEE Trans. on Power Delivery，2007，22(2)：944-950.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。