摘  要： 詳細(xì)介紹了一種基于FPGA與單片機(jī)的音頻頻譜分析系統(tǒng)的實(shí)現(xiàn)。整個(gè)系統(tǒng)由信號(hào)預(yù)處理電路、單片機(jī)最小系統(tǒng)和FPGA目標(biāo)板模塊3部分組成。預(yù)處理電路負(fù)責(zé)聲音-電壓信號(hào)的轉(zhuǎn)換以及電壓信號(hào)的放大；單片機(jī)最小系統(tǒng)完成音頻信號(hào)的測(cè)頻、采集與存儲(chǔ)、LCD液晶屏的頻譜顯示以及相關(guān)的時(shí)序控制工作；FPGA部分對(duì)單片機(jī)ADC所采集的音頻信號(hào)進(jìn)行快速傅里葉變換（FFT），然后將變換后的結(jié)果返回并在液晶屏上顯示。系統(tǒng)實(shí)現(xiàn)了對(duì)20 Hz~20 kHz音頻信號(hào)的采集與頻譜分析，該系統(tǒng)具有較好的實(shí)時(shí)性和準(zhǔn)確性，頻譜刷新時(shí)間小于0.5 s，最大誤差約為10%。
關(guān)鍵詞： 音頻；頻譜分析；FFT；單片機(jī)；FPGA

    頻譜分析儀（Spectrum Analyzer）是指能以模擬或數(shù)字方式顯示信號(hào)頻譜的儀器。頻譜分析儀的主要用途是對(duì)動(dòng)態(tài)變化的信號(hào)進(jìn)行頻域上的分析，其研究的對(duì)象可以是電子設(shè)備，也可以是機(jī)械系統(tǒng)，并且不一定要求是線(xiàn)性系統(tǒng)。其應(yīng)用情況大致可分為兩類(lèi)：一類(lèi)是用于通信系統(tǒng)和電子系統(tǒng)的監(jiān)測(cè)，例如測(cè)試各種天線(xiàn)的駐波比，對(duì)信號(hào)進(jìn)行調(diào)制分析，監(jiān)視電臺(tái)的工作情況以及無(wú)線(xiàn)電頻譜占用情況等；另一類(lèi)是對(duì)一些低頻系統(tǒng)和機(jī)械系統(tǒng)進(jìn)行動(dòng)態(tài)分析，例如沖擊信號(hào)、振動(dòng)信號(hào)及聲音信號(hào)的分析，對(duì)機(jī)械結(jié)構(gòu)進(jìn)行振動(dòng)模態(tài)分析和設(shè)備的故障診斷等。此外，頻譜分析儀還廣泛應(yīng)用于航空航天、地質(zhì)、建筑、氣象和醫(yī)學(xué)等領(lǐng)域。
    本文以FPGA與C8051F020單片機(jī)為核心，設(shè)計(jì)并制作一個(gè)音頻頻譜分析系統(tǒng)。該系統(tǒng)能對(duì)音頻信號(hào)進(jìn)行實(shí)時(shí)采樣與分析并在液晶屏上顯示頻譜，同時(shí)可根據(jù)輸入信號(hào)頻率的不同自動(dòng)調(diào)整采樣頻率以達(dá)到更小的頻譜分辨率。
    本系統(tǒng)的設(shè)計(jì)主要包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件設(shè)計(jì)包括信號(hào)預(yù)處理電路和單片機(jī)最小系統(tǒng)的設(shè)計(jì)，其中預(yù)處理電路包括音頻信號(hào)的聲音-電壓轉(zhuǎn)換以及電壓信號(hào)的放大；軟件設(shè)計(jì)主要包括單片機(jī)C語(yǔ)言編程以及FPGA的VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)音頻信號(hào)的采集與存儲(chǔ)、快速傅里葉變換（FFT）以及音頻頻譜的LCD液晶屏顯示。
1 系統(tǒng)方案設(shè)計(jì)
    圖1為總體方案設(shè)計(jì)框圖。駐極體話(huà)筒將外部聲音信號(hào)轉(zhuǎn)變?yōu)殡妷盒盘?hào)，放大電路將該電壓信號(hào)放大到適合單片機(jī)A/D采樣的幅值，當(dāng)單片機(jī)ADC采滿(mǎn)一定點(diǎn)數(shù)（即FFT點(diǎn)數(shù)）之后，單片機(jī)將該組數(shù)據(jù)發(fā)往FPGA，由FPGA進(jìn)行FFT后再將變換結(jié)果發(fā)送回單片機(jī)，最終由單片機(jī)作相應(yīng)處理并在LCD液晶屏上顯示所采集信號(hào)的頻譜圖。通過(guò)按鍵可以讓頻譜分析系統(tǒng)在某一時(shí)刻暫停，以便于觀(guān)察。

2 系統(tǒng)硬件設(shè)計(jì)
2.1 單片機(jī)系統(tǒng)設(shè)計(jì)
2.1.1 C8051F020微控制器
    C8051F020器件是完全集成的混合信號(hào)系統(tǒng)級(jí)MCU芯片，具有64個(gè)數(shù)字I/O引腳。
2.1.2 JTAG接口設(shè)計(jì)
    JTAG是Joint Test Action Group（聯(lián)合測(cè)試行動(dòng)小組）的縮寫(xiě)，是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，最初是用來(lái)芯片測(cè)試的，還可用來(lái)在線(xiàn)編程，C8051F020單片機(jī)本身已經(jīng)提供了該接口。
將TMS1、TCK1、TDI1、TDO1引腳直接與單片機(jī)端口相連即可，4個(gè)引腳分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出口。
2.1.3 ZLG7289模塊設(shè)計(jì)
　為了設(shè)計(jì)與編程的方便，本設(shè)計(jì)直接采用ZLG7289芯片來(lái)進(jìn)行按鍵和數(shù)碼管模塊設(shè)計(jì)，ZLG7289芯片可直接驅(qū)動(dòng)8位共陰式數(shù)碼管，同時(shí)還可以?huà)呙瓒噙_(dá)64只按鍵。
2.2 聲壓信號(hào)轉(zhuǎn)換電路設(shè)計(jì)
　本文采用駐極體話(huà)筒輸入音頻信號(hào)，此類(lèi)話(huà)筒有兩根引出線(xiàn)，漏極D與電源正極之間接一漏極電阻R，信號(hào)由漏極經(jīng)一隔直電容輸出，這種接法有一定的電壓增益，話(huà)筒的靈敏度比較高，但動(dòng)態(tài)范圍比較小。在實(shí)際使用中，場(chǎng)效應(yīng)管在電路中的狀態(tài)不僅決定了話(huà)筒能否正常工作，而且決定了話(huà)筒工作性能的好壞。
　場(chǎng)效應(yīng)管的電路狀態(tài)取決于負(fù)載電阻R和電壓V的大小。一般應(yīng)取電源電壓的1/2較為合適。應(yīng)保證RL的阻值要始終大于話(huà)筒輸出阻抗的3～5倍才能使話(huà)筒處于良好的匹配狀態(tài)。由于話(huà)筒的輸出阻抗在2 kΩ左右，因此RL至少要在10 kΩ以上才能滿(mǎn)足要求。
　取RL為10 kΩ，隔直電容取1 μF。電路原理如圖2所示。

2.3 音頻信號(hào)放大電路設(shè)計(jì)
　因?yàn)閱纹瑱C(jī)ADC的基準(zhǔn)電壓為2.4 V，所以語(yǔ)音信號(hào)變化范圍為0~2.4 V最為合適，而實(shí)際駐極體話(huà)筒的輸出電壓范圍不到2.4 V，故需要對(duì)其作放大處理。本文采用集成運(yùn)放LF353對(duì)語(yǔ)音信號(hào)放大以滿(mǎn)足單片機(jī)的采集電壓。
3 軟件系統(tǒng)設(shè)計(jì)
3.1 FPGA設(shè)計(jì)
　FPGA部分的設(shè)計(jì)主要包括SPI通信模塊、輸入緩沖模塊、FFT運(yùn)算模塊、時(shí)序控制模塊、輸出緩沖模塊及時(shí)鐘產(chǎn)生模塊等。本文著重介紹SPI通信模塊和時(shí)序控制模塊的設(shè)計(jì)。
3.1.1 SPI通信模塊
　SPI（Serial Peripheral Interface）總線(xiàn)系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。外圍設(shè)備可以是Flash、RAM、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動(dòng)器和A/D轉(zhuǎn)換器等。
SPI總線(xiàn)系統(tǒng)的接口一般采用4條線(xiàn)：串行時(shí)鐘線(xiàn)（SCLK）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線(xiàn)（MISO）、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(xiàn)（MOSI）和低電平有效的從機(jī)選擇線(xiàn)（CS）。
　其中，CS指此外圍設(shè)備是否被選中，也就是說(shuō)只有片選信號(hào)CS為預(yù)先規(guī)定的使能信號(hào)時(shí)（高電位或低電位），對(duì)此設(shè)備的操作才有效。這就允許在同一總線(xiàn)上連接多個(gè)SPI設(shè)備成為可能。接下來(lái)就是負(fù)責(zé)通信的3根線(xiàn)了。通信是通過(guò)數(shù)據(jù)交換完成的，首先SPI是串行通信協(xié)議，也就是說(shuō)數(shù)據(jù)是一比特一比特的傳輸?shù)?。這就是SCK時(shí)鐘線(xiàn)存在的原因，由SCK提供時(shí)鐘脈沖，MISO、MOSI則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)通過(guò) MOSI線(xiàn)輸出，數(shù)據(jù)在時(shí)鐘上升沿或下降沿時(shí)改變，在緊接著的下降沿或上升沿被讀取，完成一位數(shù)據(jù)傳輸。輸入也使用同樣原理。這樣，在至少8次時(shí)鐘信號(hào)的改變（上沿和下沿為一次），就可以完成8 bit數(shù)據(jù)的傳輸。SPI通信模塊設(shè)計(jì)如圖3所示。

　由于FFT的運(yùn)算結(jié)果包括實(shí)數(shù)部分（8位）、虛數(shù)部分（8位）和指數(shù)部分（6位）共22位，為方便數(shù)據(jù)處理，取N為32。其中mosi為串行輸入口，接收單片機(jī)發(fā)送過(guò)來(lái)的數(shù)據(jù)，并從data_R[31..0]端口并行輸出；FPGA發(fā)往單片機(jī)的數(shù)據(jù)由data_T[31..0]并行輸入，通過(guò)miso口串行發(fā)往單片機(jī)。
3.1.2 時(shí)序控制模塊
　由FFT時(shí)序圖可知，要使FFT模塊正常工作，需要給出sink_valid、sink_sop及sink_eop 3個(gè)輸入信號(hào)，sink_valid為高電平即可，而sink_sop與sink_eop則需要每隔256個(gè)時(shí)鐘出現(xiàn)一次高電平，其他時(shí)間維持低電平，以表示有效數(shù)據(jù)輸入號(hào)的開(kāi)始與結(jié)束。因此，用VHDL語(yǔ)言設(shè)計(jì)了一個(gè)有限狀態(tài)機(jī)來(lái)輸出上述3種控制信號(hào)。生成的控制模塊如圖4所示。

　reset_n為狀態(tài)機(jī)復(fù)位信號(hào)，低電平有效，狀態(tài)機(jī)復(fù)位到初始狀態(tài)（即下圖中的idle狀態(tài)）。clk為該狀態(tài)機(jī)的工作時(shí)鐘輸入口，與FFT的工作時(shí)鐘相同。sink_ready與FFT模塊中的sink_ready輸出相連，即只有當(dāng)FFT模塊數(shù)據(jù)接收準(zhǔn)備信號(hào)有效時(shí)，該控制模塊才開(kāi)始輸出控制信號(hào)。
3.2 單片機(jī)軟件設(shè)計(jì)
3.2.1 單片機(jī)軟件流程控制
　C8051F020單片機(jī)主要完成音頻信號(hào)的采集、存儲(chǔ)與頻譜的LCD顯示。C8051F020單片機(jī)的ADC1主要有向AD1BUSY寫(xiě)1啟動(dòng)、定時(shí)器3溢出啟動(dòng)、CNVSTR上升沿啟動(dòng)和定時(shí)器2溢出啟動(dòng)4種啟動(dòng)方式。通過(guò)配置ADC1控制寄存器ADC1CN中的AD1CM2-0來(lái)選擇其中一種?？紤]到單片機(jī)定時(shí)的精確度不夠，故采用CNVSTR上升沿來(lái)啟動(dòng)ADC1，外部啟動(dòng)信號(hào)由FPGA系統(tǒng)時(shí)鐘分頻產(chǎn)生。配置時(shí)只要將端口I/O交叉開(kāi)關(guān)寄存器XBR2中的位0置1，CNVSTR端口將連接到引腳，若無(wú)其他更高優(yōu)先級(jí)的端口連接被配置，CNVSTR將被分配到P0.0口。每次ADC1的啟動(dòng)就由P0.0口的上升沿來(lái)控制。主程序流程圖如圖5所示。

3.2.2 LCD頻譜顯示設(shè)計(jì)
    所使用的LCD液晶屏點(diǎn)數(shù)為128×64，即水平方向有128個(gè)像素點(diǎn)，垂直方向有64個(gè)像素點(diǎn)。由于FFT變換長(zhǎng)度為256個(gè)點(diǎn)，其中有效點(diǎn)數(shù)為128個(gè)，剛好可以一一對(duì)應(yīng)顯示，一個(gè)像素點(diǎn)對(duì)應(yīng)一個(gè)頻點(diǎn)。幅值方面可以作適當(dāng)量化，將最大幅值（2.4 V）量化為64，該液晶屏便可完整顯示音頻信號(hào)的頻譜了。
4 FFT頻譜分析測(cè)試
4.1 正弦信號(hào)測(cè)試
    此時(shí)系統(tǒng)自動(dòng)設(shè)定采樣率為1 kHz，可計(jì)算得出頻率分辨率約為3.9 Hz，用信號(hào)發(fā)生器產(chǎn)生3.9 Hz的正弦信號(hào)，幅值為0~2.4 V，觀(guān)察到的頻譜圖如圖6所示。

    實(shí)際測(cè)試中，LCD液晶屏上的頻譜實(shí)時(shí)地隨著外部音頻信號(hào)的變化而變化，刷新時(shí)間小于0.5 s，達(dá)到了較高的實(shí)時(shí)性。
    本文綜述了頻譜分析系統(tǒng)的研究意義，完成了音頻頻譜分析系統(tǒng)的設(shè)計(jì)和制作，并對(duì)其進(jìn)行了性能測(cè)試。測(cè)試結(jié)果表明，整個(gè)系統(tǒng)能夠順利采集音頻信號(hào)并進(jìn)行處理，最終在LCD液晶上顯示所采集的頻譜圖，其達(dá)到一個(gè)較好的性能，實(shí)現(xiàn)了預(yù)期的效果。
參考文獻(xiàn)
[1] 倪銘.淺談?lì)l譜分析[J].淮南職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2007（1）：50-52.
[2] 王琦.頻譜分析儀的原理[J].中國(guó)無(wú)線(xiàn)電管理，2000，2（1）：23-25.
[3] 王春菊.數(shù)字式頻譜分析儀原理分析[J].標(biāo)準(zhǔn)、檢測(cè)與儀器，2001（12）：95-96.
[4] 班萬(wàn)榮.頻譜分析儀的原理與發(fā)展[J].現(xiàn)代電子技術(shù)，2005（7）：101-102.
[5] 葉永杰，彭小名，李世杰.一種基于FPGA的數(shù)字化頻譜分析技術(shù)[J].通信對(duì)抗，2005（1）：22-26.