一边摸一边叫床一边爽,九九免费精品视频在这里,人人添人人肉人人透

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

PSoC 4架構(gòu)全面挑戰(zhàn)8位、16位和32位獨立式MCU

賽普拉斯PSoC 4架構(gòu)可面向嵌入式設(shè)計提供業(yè)界最靈活、最低功耗的ARM®Cortex?-M0器件，真正可擴展、可無限重配置的架構(gòu)，采用組件設(shè)計方法，必將對8位、16位和32位獨立式MCU發(fā)起挑戰(zhàn)。

發(fā)表于：3/22/2013

Altera Cyclone V GT FPGA是業(yè)界第一款符合5 Gbps PCIe Gen2要求的低功耗FPGA

Altera公司 (NASDAQ: ALTR)今天宣布，其28 nm Cyclone® V GT FPGA全面通過了PCI Express® (PCIe®) 2.0規(guī)范的兼容性測試。Cyclone V GT FPGA目前已經(jīng)投產(chǎn)，是業(yè)界第一款實現(xiàn)了5 Gbps數(shù)據(jù)速率并支持PCIe 2.0互操作性的低成本、低功耗FPGA。在最近的PCI-SIG實驗室測試中，Cyclone V GT FPGA成功通過了所有PCI-SIG®兼容性和互操作性測試，目前已經(jīng)收錄到PCI-SIG Integrators名錄中。與以前的FPGA相比，在開發(fā)基于PCIe Gen2的應(yīng)用時，Cyclone V GT FPGA幫助開發(fā)人員大幅度降低了系統(tǒng)成本和系統(tǒng)功耗。

發(fā)表于：3/20/2013

Xilinx擴展領(lǐng)先一代All Programmable SoC產(chǎn)品線打造Smarter無線、廣播及醫(yī)療系統(tǒng)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Zynq-7000系列的最新成員-Zynq?-7100 All Programmable SoC。該器件集成了業(yè)界性能最高的數(shù)字信號處理（DSP）功能，可滿足新一代“智能（Smart）”無線、廣播、醫(yī)學(xué)最嚴格的可編程系統(tǒng)集成要求。

發(fā)表于：3/20/2013

意法半導(dǎo)體（ST）通過CMP提供130納米H9A模擬CMOS制程

意法半導(dǎo)體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）與CMP（Circuits Multi Projets®）攜手宣布即日起通過CMP向大學(xué)、研究實驗室和設(shè)計企業(yè)提供意法半導(dǎo)體的H9A CMOS制程（130納米光刻技術(shù)節(jié)點），該樣片試制服務(wù)可提供大量模擬器件和數(shù)字器件。晶片擴散工序在意法半導(dǎo)體法國Aix-en-ProvenceRousset工廠完成。意法半導(dǎo)體正在以代工服務(wù)的形式向第三方提供這項制程，可用于制造現(xiàn)有的模擬器件平臺或在超越摩爾應(yīng)用領(lǐng)域取得的新的研發(fā)設(shè)計，如能量收集、自主智能系統(tǒng)以及家庭自動化集成系統(tǒng)。

發(fā)表于：3/18/2013

基于DDS芯片的相位相關(guān)雙通道信號源設(shè)計

采用直接數(shù)字頻率合成（DDS）芯片AD9854設(shè)計了一種任意相位相關(guān)雙通道信號源，利用FPGA可編程器件實現(xiàn)邏輯控制。該信號源可輸出兩路相干、同頻、相位差可設(shè)定的正弦信號。同時，利用DDS器件內(nèi)置的高速比較器及外圍信號調(diào)理電路，也可同時輸出三角波和方波信號。其輸出頻率范圍為0~150 MHz，頻率分辨率為1 μHz,相位調(diào)節(jié)分辨率可達0.022°。實測結(jié)果表明，該系統(tǒng)輸出信號頻率穩(wěn)定度高、相位差精確。

發(fā)表于：3/13/2013

適用于AVS的高性能整像素運動估計硬件設(shè)計

提出了一種適用于AVS的高性能整像素運動估計的硬件設(shè)計。該設(shè)計采用了二維內(nèi)置SAD加法樹計算陣列結(jié)構(gòu)，通過合理的安排片上存儲，極大地降低了I/O帶寬；運用了加1電路選擇進位加法器，進一步縮小了結(jié)構(gòu)面積，提高了處理速度。實驗表明，使用SMIC 0.18 μm CMOS工藝庫在250 MHz頻率下綜合，所提出的結(jié)構(gòu)只需102 K門，滿足對AVS高清視頻實時處理的要求。

發(fā)表于：3/13/2013

意法半導(dǎo)體（ST）28納米FD-SOI技術(shù)運行速度達到3GHz

意法半導(dǎo)體（ST)宣布，其28納米FD-SOI技術(shù)平臺在測試中取得又一項重大階段性成功。繼去年12月公司宣布系統(tǒng)級芯片（SoC）集成電路成功投產(chǎn)后，意法半導(dǎo)體又宣布其法國Crolles工廠生產(chǎn)的應(yīng)用處理器引擎芯片工作頻率達到3GHz，在指定的工作頻率下新產(chǎn)品能效高于其它現(xiàn)有技術(shù)。

發(fā)表于：3/13/2013

中芯國際CEO邱慈云再次當選GSA董事

中芯國際集成電路制造有限公司（“中芯國際”，紐交所代號：SMI，港交所股份代號：981），中國規(guī)模最大、技術(shù)最先進的集成電路代工廠，今日宣布，其首席執(zhí)行官邱慈云博士再次當選全球領(lǐng)先的半導(dǎo)體行業(yè)協(xié)會之一 -- 全球半導(dǎo)體聯(lián)盟（簡稱“GSA”）董事。

發(fā)表于：3/13/2013

基于導(dǎo)航基帶芯片的UART的設(shè)計和仿真

設(shè)計了一款帶自動波特率檢測且誤差較小的UART模塊，旨在獲得良好的通信功能。該模塊支持全雙工的串行數(shù)據(jù)傳輸和紅外通信功能，且支持DMA模式以減少CPU的占用時間。UART的發(fā)送和接收通道各有一個FIFO模塊。最后，利用Verilog語言的硬件實現(xiàn)方法在FPGA平臺上進行了驗證。

發(fā)表于：3/12/2013

ATCA架構(gòu)中多網(wǎng)口后板的高效設(shè)計

介紹了多網(wǎng)口后板(RTM)的普通設(shè)計方案，提出了優(yōu)化解決方案，并從軟、硬件方面進行了比較，并且描述了新方案在卸載CPU負荷、防止“中斷風(fēng)暴”等方面的創(chuàng)新性設(shè)計。

發(fā)表于：3/12/2013