123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

Xilinx發(fā)布2.1版實(shí)時(shí)視頻引擎助OEM加速Smarter廣播方案開發(fā)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在2013年美國(guó)廣播電視設(shè)備展覽會(huì)(NAB 2013)上宣布推出2.1版實(shí)時(shí)視頻引擎（Real-Time Video Engine（RTVE）），助力廣播設(shè)備OEM廠商加速開發(fā)新一代smarter解決方案。

發(fā)表于：2013/4/12

Altera展示業(yè)界第一款QPI 1.1 FPGA本地代理，增強(qiáng)了服務(wù)器功能

Altera公司 (NASDAQ: ALTR)今天宣布，在業(yè)界首次展示Intel QuickPath互聯(lián)(QPI)協(xié)議1.1支持的FPGA本地代理(Home Agent)。與Intel的Sandy Bridge XEON處理器相連接，這一演示在Pactron Vigor開發(fā)平臺(tái)上采用了Altera® Stratix® V FPGA，它被配置為本地代理，并同時(shí)支持高速緩存代理(CachingAgent)和本地代理。

發(fā)表于：2013/4/11

賽普拉斯全新PSoC® Creator? 2.2 IDE推出新組件實(shí)現(xiàn)快捷的組件分享和客戶文檔生成

賽普拉斯半導(dǎo)體公司日前宣布，推出用于賽普拉斯PSoC 3和PSoC 5 LP架構(gòu)的PSoC® Creator? 2.2集成開發(fā)環(huán)境（IDE），同時(shí)發(fā)布一個(gè)新的組件包。新版軟件簡(jiǎn)化并加速了采用新PSoC組件（PSoC Components?）的設(shè)計(jì)流程，使得生成和分享定制化組件更簡(jiǎn)單，還可以生成定制化的數(shù)據(jù)手冊(cè)。

發(fā)表于：2013/4/11

基于CPLD的SGPIO總線實(shí)現(xiàn)及應(yīng)用

分析了SGPIO總線的數(shù)據(jù)傳輸機(jī)制，用CPLD模擬SGPIO總線協(xié)議來(lái)實(shí)現(xiàn)并行數(shù)據(jù)的串行傳輸，并將其與串并數(shù)據(jù)轉(zhuǎn)換集成芯片進(jìn)行對(duì)比，說(shuō)明了前者的應(yīng)用優(yōu)勢(shì)，并且指出了其應(yīng)用場(chǎng)合。采用Lattice Diamond IDE進(jìn)行了Verilog HDL代碼編寫和綜合，并用ModelSim進(jìn)行時(shí)序仿真，最終下載到CPLD器件進(jìn)行測(cè)試。結(jié)果證明了采用CPLD實(shí)現(xiàn)SGPIO總線協(xié)議的可行性以及將其應(yīng)用到板級(jí)之間數(shù)據(jù)通信的優(yōu)越性。

發(fā)表于：2013/4/11

Altera展示業(yè)界首款基于前沿20 nm器件的32-Gbps收發(fā)器

Altera公司(NASDAQ: ALTR)今天宣布，公司展出了業(yè)界首款具有32-Gbps收發(fā)器功能的可編程器件，在收發(fā)器技術(shù)上樹立了另一關(guān)鍵里程碑。此次展示使用了基于TSMC 20SoC工藝技術(shù)的20 nm器件，該成果證實(shí)了20nm硅片的性能，同時(shí)也向500多位Altera早期使用計(jì)劃的客戶提供了積極的進(jìn)度標(biāo)志——這些客戶正期待著在其高性能需求、以帶寬為中心的應(yīng)用開發(fā)中使用下一代Altera器件。在Altera網(wǎng)站www.altera.com/32gbps-20nm上提供了演示視頻，展示業(yè)界首款工作在32 Gbps的20 nm收發(fā)器技術(shù)。

發(fā)表于：2013/4/9

Xilinx Vivado設(shè)計(jì)套件加速集成和系統(tǒng)級(jí)設(shè)計(jì)繼續(xù)領(lǐng)先一代

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，其業(yè)界首款可編程SoC級(jí)增強(qiáng)型Vivado?設(shè)計(jì)套件的最新版本在生產(chǎn)力方面進(jìn)行了兩大改進(jìn)。Vivado設(shè)計(jì)套件2013.1版本新增了一款以IP為中心的設(shè)計(jì)環(huán)境，用以加速系統(tǒng)集成；而其提供的一套完整數(shù)據(jù)庫(kù)，則可加速C/C++系統(tǒng)級(jí)設(shè)計(jì)和高層次綜合（HLS）。

發(fā)表于：2013/4/8

意法半導(dǎo)體（ST）的產(chǎn)品、技術(shù)及高管入圍《電子工程專輯》和《電子技術(shù)設(shè)計(jì)》電子成就獎(jiǎng)

意法半導(dǎo)體（STMicroelectronics，簡(jiǎn)稱ST；紐約證券交易所代碼：STM）宣布其產(chǎn)品、技術(shù)及高管入圍兩大全球知名電子技術(shù)專業(yè)媒體《電子工程專輯》（EETimes）和《電子技術(shù)設(shè)計(jì)》（EDN）聯(lián)合設(shè)立的2013年度電子成就（ACE）獎(jiǎng)的6個(gè)類別獎(jiǎng)。除一項(xiàng)新技術(shù)和一名高級(jí)管理人員外，還有4款意法半導(dǎo)體的產(chǎn)品入圍《電子工程專輯》和《電子技術(shù)設(shè)計(jì)》的“終極產(chǎn)品”獎(jiǎng)。

發(fā)表于：2013/4/3

賽靈思首推Smarter Networks轉(zhuǎn)型為Smarter Solution方案提供商的三大動(dòng)力

日前，賽靈思宣布已從FPGA廠商向Smarter System (更智能系統(tǒng)) All Programmable解決方案提供商轉(zhuǎn)型。據(jù)悉，賽靈思 Smarter System包括Smarter Networks, Smarter Data Centers, Smarter Vision, Smarter Factories, Smarter Energy等。通信領(lǐng)域占賽靈思營(yíng)收的50%，近年來(lái)發(fā)展迅速，賽靈思首先推出針對(duì)通信網(wǎng)絡(luò)市場(chǎng)的Smarter Networks和數(shù)據(jù)中心解決方案。

發(fā)表于：2013/4/2

快速中值濾波算法的改進(jìn)及其FPGA實(shí)現(xiàn)

針對(duì)傳統(tǒng)中值濾波算法排序量大、速度慢且處理效果模糊的問(wèn)題，在快速中值濾波算法的基礎(chǔ)上，提出了一種加入閾值比較、且具有更高并行流水結(jié)構(gòu)的改進(jìn)算法，并在現(xiàn)場(chǎng)可編程門陣列（FPGA）硬件平臺(tái)上實(shí)現(xiàn)了該算法。實(shí)驗(yàn)結(jié)果表明，改進(jìn)的快速中值濾波算法不僅減少了比較的次數(shù)，還更好地保護(hù)了圖像的細(xì)節(jié)，可滿足圖像預(yù)處理對(duì)實(shí)時(shí)性的要求。

發(fā)表于：2013/4/1

ASIC都去哪兒了？_All Programmable SoC

SteveLeivson,賽靈思公司戰(zhàn)略營(yíng)銷和業(yè)務(wù)規(guī)劃總監(jiān)照片人物：賽靈思公司戰(zhàn)略營(yíng)銷和業(yè)務(wù)規(guī)劃總監(jiān)SteveLeivson上周在看了我的朋友DaveJones拆解一臺(tái)舊的Fluke91ScopeMeterDSO

發(fā)表于：2013/3/29