天天摸夜夜添夜夜无码,粗大黑人巨精大战欧美成人

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

基于Cyclone IV的Camera Link-HDMI高清視頻轉(zhuǎn)換器設(shè)計(jì)

針對實(shí)際項(xiàng)目需求，在充分了解Camera Link接口協(xié)議和HDMI接口協(xié)議的基礎(chǔ)上，給出了基于FPGA的Camera Link-HDMI高清視頻轉(zhuǎn)換器設(shè)計(jì)方案。選用Altera公司的Cyclone IV系列FPGA器件，完成了轉(zhuǎn)換器的電路設(shè)計(jì)和性能測試。結(jié)果表明，圖像轉(zhuǎn)換實(shí)時性好，色彩和圖形無失真，滿足設(shè)計(jì)要求。該方案是一種解決Camera Link-HDMI轉(zhuǎn)換的有效方法，為相似的技術(shù)設(shè)計(jì)問題提供了有益的參考。

發(fā)表于：2013/7/4

帶有時標(biāo)的嵌入式語音信號錄取系統(tǒng)設(shè)計(jì)

為了滿足語音電臺抗干擾客觀評估系統(tǒng)對語音文件對準(zhǔn)精度的要求，在FPGA平臺上設(shè)計(jì)一種基于SOPC技術(shù)的帶有時間標(biāo)記信息的嵌入式語音信號錄取系統(tǒng)。在GPS接收機(jī)時間信息和秒脈沖觸發(fā)下，NiosⅡ軟核處理器控制音頻Codec芯片WM8731對輸入的音頻信號進(jìn)行高精度采集，將觸發(fā)時間信息和采集得到的數(shù)據(jù)按照特定的格式進(jìn)行打包與封裝，并以FAT文件格式存儲到SD卡上。由于GPS系統(tǒng)時間信息具有很高的時間精度，加之FPGA器件具有的時序可控特性

發(fā)表于：2013/7/3

把握賽靈思FPGA中的主要時鐘資源

把握DCM、PLL、PMCD和MMCM知識是穩(wěn)健可靠的時鐘設(shè)計(jì)策略的基礎(chǔ)。賽靈思在其FPGA中提供了豐富的時鐘資源，大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)中或多或少都會用到。不過對FPGA設(shè)計(jì)新手來說，什么時候用DCM、PLL、

發(fā)表于：2013/7/3

賽靈思高層次綜合工具加速FPGA設(shè)計(jì)

作者：SharadSinha博士生新加坡南洋理工大學(xué)sharad_sinha@pmail.ntu.edu.sgVivadoHLS配合C語言等高級語言能幫助您在FPGA上快速實(shí)現(xiàn)算法。高層次綜合（HLS）是指自動綜合最初用C、C++或SystemC語言描述的數(shù)

發(fā)表于：2013/7/2

美高森美推出高集成度IGLOO2拓寬FPGA產(chǎn)品組合

致力于提供功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號：MSCC) 現(xiàn)在宣布推出用于工業(yè)、商業(yè)、航空、國防、通信和安全應(yīng)用的IGLOO®2現(xiàn)場可編程門陣列(FPGA)系列產(chǎn)品?；诜且资钥扉W技術(shù)的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用輸入/輸出(GPIOs)、5G SERDES接口，以及現(xiàn)今市場上很多相似器件都提供的PCI Express® endpoint，并且具有業(yè)界唯一的高性能存儲器子系統(tǒng)。

發(fā)表于：2013/7/1

使用Zynq-7000 AP SOC和FREERTOS設(shè)計(jì)視頻流系統(tǒng)

本應(yīng)用指南演示了如何使用FreeRTOS操作系統(tǒng)——Zynq-7000 AP SoC的兩種推薦操作系統(tǒng)之一（另外一種是Linux）。 FreeRTOS是一種只含有少量文件的免費(fèi)操作系統(tǒng)，易于連接、使用和維護(hù)。FreeRTOS支持多線程或任務(wù)、互斥器、信號燈和軟件定時器。在參考設(shè)計(jì)中，主應(yīng)用在一個FreeRTOS線程中運(yùn)行，同時創(chuàng)建另一個FreeRTOS線程，用以逐漸改變屏幕視控系統(tǒng)(OSD)的透明度，以顯示混合效果。

發(fā)表于：2013/7/1

領(lǐng)先一代超越紙上談兵， Xilinx在競爭中脫穎而出

Xilinx亞太區(qū)銷售與市場副總裁楊飛說：“Xilinx將繼續(xù)‘領(lǐng)先一代’，市場份額將持續(xù)擴(kuò)大”楊飛Xilinx亞太區(qū)銷售與市場副總裁作為可編程FPGA的發(fā)明者，F(xiàn)abless半導(dǎo)體業(yè)務(wù)模式的首創(chuàng)者，從

發(fā)表于：2013/7/1

把手課堂：FPGA 101-如何配置您的Zynq SoC裸機(jī)解決方案

編者注：這是Adam Taylor規(guī)劃的Zynq-7000 All Programmable SoC實(shí)際操作教程系列的第二部分。Adam經(jīng)常為Xcell雜志撰稿，他撰寫了第82期介紹Zynq SoC設(shè)計(jì)的封面報(bào)道，以及本期中介紹XPE和XPA的文章（見第46頁）。同時他還為All Programmable Planet撰寫博客。

發(fā)表于：2013/7/1

使用賽靈思的功耗估計(jì)器和功耗分析器工具

作者：AdamTaylor首席工程師EADSAstriumaptaylor@theiet.org精確估算FPGA設(shè)計(jì)的功耗對確保獲得正確的電源架構(gòu)至關(guān)重要。FPGA與眾多其它類型組件的不同之處

發(fā)表于：2013/7/1

Huffman并行解碼算法的改進(jìn)與實(shí)現(xiàn)

為了提高Huffman解碼的效率和實(shí)時性，采用并行處理技術(shù)和改進(jìn)的Huffman并行解碼算法，設(shè)計(jì)基于現(xiàn)場可編程門陣列FPGA的Huffman并行解碼器。在不考慮Huffman編碼長度的情況下，解碼器通過插入流水線結(jié)構(gòu)的方法將Huffman碼流的碼流頭和信息碼流分開，同時進(jìn)行解碼。硬件仿真結(jié)果表明，在一個時鐘節(jié)拍內(nèi)解碼器處理的數(shù)據(jù)位數(shù)與解碼效率成正比，位數(shù)越多，實(shí)時性越好。

發(fā)表于：2013/6/27