123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)

作者：AdamTaylorEADSAstrium公司首席工程師電子郵件地址：aptaylor@theiet.org狀態(tài)機(jī)往往是FPGA開發(fā)的主力。選擇合適的架構(gòu)和實(shí)現(xiàn)方法將確保您獲得一款最佳解決方案。FPGA常常用于執(zhí)行基于序列和控制的行

發(fā)表于：2013/7/4

Vivado HLS 簡(jiǎn)化浮點(diǎn)PID控制器設(shè)計(jì)

作者：DanieleBagni賽靈思公司DsP專家電子郵箱：Daniele.bagni@xilinx.comGiulioCorradi賽靈思公司IsM高級(jí)系統(tǒng)架構(gòu)師電子郵箱：Giulio.corradi@xilinx.com這種全新的賽靈思綜合工具可將手動(dòng)流程實(shí)現(xiàn)自動(dòng)化，從

發(fā)表于：2013/7/4

基于FPGA的OLED微顯示器的IIC控制模塊設(shè)計(jì)

OLED微顯示器作為一種新興的微顯示器，具有眾多優(yōu)點(diǎn)。鑒于OLED微顯示大多采用IIC接口，利用Verilog語言，采用模塊化設(shè)計(jì)思想，設(shè)計(jì)了基于FPGA EP2C8Q208C8的OLED微顯示器的IIC接口的IIC控制模塊，該控制模塊包括寫數(shù)據(jù)存儲(chǔ)模塊、讀數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)讀寫模塊，從而準(zhǔn)確而有效地實(shí)現(xiàn)了對(duì)OLED微顯示內(nèi)部寄存器的讀寫操作。

發(fā)表于：2013/7/4

基于Cyclone IV的Camera Link-HDMI高清視頻轉(zhuǎn)換器設(shè)計(jì)

針對(duì)實(shí)際項(xiàng)目需求，在充分了解Camera Link接口協(xié)議和HDMI接口協(xié)議的基礎(chǔ)上，給出了基于FPGA的Camera Link-HDMI高清視頻轉(zhuǎn)換器設(shè)計(jì)方案。選用Altera公司的Cyclone IV系列FPGA器件，完成了轉(zhuǎn)換器的電路設(shè)計(jì)和性能測(cè)試。結(jié)果表明，圖像轉(zhuǎn)換實(shí)時(shí)性好，色彩和圖形無失真，滿足設(shè)計(jì)要求。該方案是一種解決Camera Link-HDMI轉(zhuǎn)換的有效方法，為相似的技術(shù)設(shè)計(jì)問題提供了有益的參考。

發(fā)表于：2013/7/4

帶有時(shí)標(biāo)的嵌入式語音信號(hào)錄取系統(tǒng)設(shè)計(jì)

為了滿足語音電臺(tái)抗干擾客觀評(píng)估系統(tǒng)對(duì)語音文件對(duì)準(zhǔn)精度的要求，在FPGA平臺(tái)上設(shè)計(jì)一種基于SOPC技術(shù)的帶有時(shí)間標(biāo)記信息的嵌入式語音信號(hào)錄取系統(tǒng)。在GPS接收機(jī)時(shí)間信息和秒脈沖觸發(fā)下，NiosⅡ軟核處理器控制音頻Codec芯片WM8731對(duì)輸入的音頻信號(hào)進(jìn)行高精度采集，將觸發(fā)時(shí)間信息和采集得到的數(shù)據(jù)按照特定的格式進(jìn)行打包與封裝，并以FAT文件格式存儲(chǔ)到SD卡上。由于GPS系統(tǒng)時(shí)間信息具有很高的時(shí)間精度，加之FPGA器件具有的時(shí)序可控特性

發(fā)表于：2013/7/3

把握賽靈思FPGA中的主要時(shí)鐘資源

把握DCM、PLL、PMCD和MMCM知識(shí)是穩(wěn)健可靠的時(shí)鐘設(shè)計(jì)策略的基礎(chǔ)。賽靈思在其FPGA中提供了豐富的時(shí)鐘資源，大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)中或多或少都會(huì)用到。不過對(duì)FPGA設(shè)計(jì)新手來說，什么時(shí)候用DCM、PLL、

發(fā)表于：2013/7/3

賽靈思高層次綜合工具加速FPGA設(shè)計(jì)

作者：SharadSinha博士生新加坡南洋理工大學(xué)sharad_sinha@pmail.ntu.edu.sgVivadoHLS配合C語言等高級(jí)語言能幫助您在FPGA上快速實(shí)現(xiàn)算法。高層次綜合（HLS）是指自動(dòng)綜合最初用C、C++或SystemC語言描述的數(shù)

發(fā)表于：2013/7/2

美高森美推出高集成度IGLOO2拓寬FPGA產(chǎn)品組合

致力于提供功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC) 現(xiàn)在宣布推出用于工業(yè)、商業(yè)、航空、國(guó)防、通信和安全應(yīng)用的IGLOO®2現(xiàn)場(chǎng)可編程門陣列(FPGA)系列產(chǎn)品。基于非易失性快閃技術(shù)的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用輸入/輸出(GPIOs)、5G SERDES接口，以及現(xiàn)今市場(chǎng)上很多相似器件都提供的PCI Express® endpoint，并且具有業(yè)界唯一的高性能存儲(chǔ)器子系統(tǒng)。

發(fā)表于：2013/7/1

使用Zynq-7000 AP SOC和FREERTOS設(shè)計(jì)視頻流系統(tǒng)

本應(yīng)用指南演示了如何使用FreeRTOS操作系統(tǒng)——Zynq-7000 AP SoC的兩種推薦操作系統(tǒng)之一（另外一種是Linux）。 FreeRTOS是一種只含有少量文件的免費(fèi)操作系統(tǒng)，易于連接、使用和維護(hù)。FreeRTOS支持多線程或任務(wù)、互斥器、信號(hào)燈和軟件定時(shí)器。在參考設(shè)計(jì)中，主應(yīng)用在一個(gè)FreeRTOS線程中運(yùn)行，同時(shí)創(chuàng)建另一個(gè)FreeRTOS線程，用以逐漸改變屏幕視控系統(tǒng)(OSD)的透明度，以顯示混合效果。

發(fā)表于：2013/7/1

領(lǐng)先一代超越紙上談兵， Xilinx在競(jìng)爭(zhēng)中脫穎而出

Xilinx亞太區(qū)銷售與市場(chǎng)副總裁楊飛說：“Xilinx將繼續(xù)‘領(lǐng)先一代’，市場(chǎng)份額將持續(xù)擴(kuò)大”楊飛Xilinx亞太區(qū)銷售與市場(chǎng)副總裁作為可編程FPGA的發(fā)明者，F(xiàn)abless半導(dǎo)體業(yè)務(wù)模式的首創(chuàng)者，從

發(fā)表于：2013/7/1