免费番肉动漫3d在线观看,好爽毛片一区二区,97久久免费视频

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

Altera收購(gòu) Enpirion，擁有自己的電源專家

Altera 于2013年5月15日宣布其已就收購(gòu) Enpirion, Inc. 一事簽署了最終合并協(xié)議。這次收購(gòu)是Altera近年來的最大收購(gòu)，耗資約1.4億美元現(xiàn)金。

發(fā)表于：5/17/2013

基于FPGA的高速多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)，以Cyclone Ⅱ系列的EP2C35F484芯片為主控單元，配合模數(shù)轉(zhuǎn)換芯片ADS7825和USB傳輸控制芯片CY7C68013，并結(jié)合外圍電路實(shí)現(xiàn)了采集系統(tǒng)?；赒uartus Ⅱ9.0平臺(tái)，實(shí)現(xiàn)了對(duì)ADS7825芯片和CY7C68013芯片的控制與通信，并采用Verilog硬件描述語言，實(shí)現(xiàn)了系統(tǒng)的仿真，給出了系統(tǒng)核心模塊的時(shí)序仿真波形圖。經(jīng)測(cè)試，系統(tǒng)實(shí)現(xiàn)了對(duì)多路模擬信號(hào)的采集，具有良好的穩(wěn)定性、快速性。

發(fā)表于：5/16/2013

基于NiosII的自由落體分析儀的設(shè)計(jì)

給出了一種研究自由落體運(yùn)動(dòng)的新方法，提出了一種以Altera NiosII的SoPC為核心處理單元的自由落體分析儀的設(shè)計(jì)方案，并介紹了分析儀的軟硬件設(shè)計(jì)過程。該自由落體分析儀可提高測(cè)量精度，使復(fù)雜的系統(tǒng)在單片F(xiàn)PGA上實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)穩(wěn)定可靠，各項(xiàng)指標(biāo)均已經(jīng)達(dá)到設(shè)計(jì)要求。

發(fā)表于：5/10/2013

基于SAD算法的立體匹配的實(shí)現(xiàn)

利用FPGA并行性計(jì)算和合理的流水線設(shè)計(jì)完成了立體視覺中最核心的部分——立體匹配以及硬件結(jié)構(gòu)，選取SAD區(qū)域立體匹配算法，利用補(bǔ)碼來實(shí)現(xiàn)SAD算法，在算法流程中采用窗口并行和像素串行來完成。在獲得視差圖時(shí)，采用128×128圖像對(duì)，窗口大小為3×3，視差為24，在系統(tǒng)時(shí)鐘為50 MHz情況下，實(shí)現(xiàn)了每秒425幀的處理速度，最后給出了視差圖。實(shí)驗(yàn)證明，選用FPGA來實(shí)現(xiàn)立體匹配系統(tǒng)的設(shè)計(jì)是可行的，具有一定的魯棒性。

發(fā)表于：5/3/2013

基于FPGA的激光陀螺信號(hào)高速精確解調(diào)系統(tǒng)

利用FPGA的高度并行性和對(duì)時(shí)延的準(zhǔn)確控制,設(shè)計(jì)對(duì)激光陀螺信號(hào)的高速、精確解調(diào)系統(tǒng)。該系統(tǒng)以XILINX FPGA為硬件核心，通過巧妙的時(shí)鐘設(shè)計(jì)和高速高階濾波設(shè)計(jì)，很好地實(shí)現(xiàn)了對(duì)陀螺信號(hào)精確鑒相、計(jì)數(shù)和高速濾波，并協(xié)調(diào)DSP的后續(xù)處理和上位機(jī)通信。通過對(duì)國(guó)產(chǎn)某激光陀螺進(jìn)行測(cè)試發(fā)現(xiàn)，本系統(tǒng)解調(diào)后得到的陀螺角速度10S、100S的方差都明顯優(yōu)于現(xiàn)有系統(tǒng)的測(cè)試結(jié)果,系統(tǒng)響應(yīng)時(shí)間也得到極大提高。

發(fā)表于：4/24/2013

基于FPGA的OFDM基帶軟硬件聯(lián)合驗(yàn)證平臺(tái)的設(shè)計(jì)

針對(duì)OFDM基帶系統(tǒng)的軟件仿真和硬件驗(yàn)證，提出并設(shè)計(jì)了一種基于FPGA的OFDM基帶系統(tǒng)軟硬件聯(lián)合驗(yàn)證方案。在該方案中，基帶系統(tǒng)由上位機(jī)的軟件基帶部分和FPGA的硬件基帶部分組成。兩者之間的數(shù)據(jù)連接由基于以太網(wǎng)的UDP協(xié)議實(shí)現(xiàn)，從而在驗(yàn)證平臺(tái)上實(shí)現(xiàn)了完整的基帶系統(tǒng)。應(yīng)用實(shí)例表明，在所提出的基帶系統(tǒng)驗(yàn)證平臺(tái)中，軟件仿真可以運(yùn)行于實(shí)際信道，硬件驗(yàn)證的結(jié)果可以得到靈活的實(shí)時(shí)處理。因此該平臺(tái)為基帶系統(tǒng)的設(shè)計(jì)提供了從算法研究到硬件實(shí)現(xiàn)的統(tǒng)一測(cè)試環(huán)境，有效提高了設(shè)計(jì)效率。

發(fā)表于：4/23/2013

基于FPGA的16APSK數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種適用于新型體制16APSK的相干解調(diào)算法，給出了其工作流程框圖，說明了各主要模塊的設(shè)計(jì)方法，并給出了基于FPGA的數(shù)字接收機(jī)架構(gòu)及實(shí)現(xiàn)結(jié)果。經(jīng)實(shí)驗(yàn)證明，該接收機(jī)兼顧解調(diào)性能與實(shí)現(xiàn)復(fù)雜度，具有較高的工程應(yīng)用價(jià)值。

發(fā)表于：4/19/2013

一種多線程輕核機(jī)器中進(jìn)程管理的硬件實(shí)現(xiàn)

提出了一種多線程輕核處理器的進(jìn)程管理器硬件設(shè)計(jì)。為了得到更好的效果，該進(jìn)程管理器擁有一個(gè)內(nèi)建的事件管理器來監(jiān)測(cè)等待進(jìn)程的觸發(fā)條件，進(jìn)程的調(diào)度也采用硬件實(shí)現(xiàn)。所設(shè)計(jì)的并行輕核處理器的任務(wù)管理器由ALU、存儲(chǔ)系統(tǒng)和內(nèi)置路由器構(gòu)成，用來處理進(jìn)程。

發(fā)表于：4/19/2013

賽普拉斯首款PSoC® 4套件定價(jià)25美元可通過Premier Farnell預(yù)定

賽普拉斯半導(dǎo)體公司和全球領(lǐng)先的高品質(zhì)服務(wù)分銷商及e絡(luò)盟社區(qū)的擁有者Premier Farnell日前宣布，客戶可以通過www.element14.com/PSoC4預(yù)定賽普拉斯最新推出的首款PSoC® 4套件。工程師們使用該款可擴(kuò)展套件，配合免費(fèi)的PSoC Creator集成開發(fā)環(huán)境（IDE），即可開展基于PSoC 4可編程片上系統(tǒng)的獨(dú)特設(shè)計(jì)。ARM® Cortex-M0處理器的性能與PSoC架構(gòu)獨(dú)有的可編程模擬和數(shù)字模塊所具有的靈活性相結(jié)合，使嵌入式工程師們的設(shè)計(jì)工作易如反掌。

發(fā)表于：4/16/2013

基于J、K激勵(lì)函數(shù)最小化方法及電路的設(shè)計(jì)

提出了一種基于觸發(fā)器行為的J、K激勵(lì)函數(shù)的最小化方法，并通過同步時(shí)序邏輯電路的設(shè)計(jì)來體現(xiàn)該方法的優(yōu)越性。

發(fā)表于：4/16/2013