0 引言
語音通信電臺是當(dāng)今軍事指揮、工業(yè)調(diào)度和日常生產(chǎn)活動中主要的溝通設(shè)備，其通信質(zhì)量與抗干擾能力將對國防和經(jīng)濟建設(shè)產(chǎn)生直接影響。語音電臺抗干擾客觀評估系統(tǒng)(以下簡稱評估系統(tǒng))通過數(shù)字信號處理算法比較在發(fā)送電臺端錄取的標(biāo)準(zhǔn)語音文件與在接收電臺端錄取的失真語音文件之間的信號特征，給出語音電臺的抗干擾性能參數(shù)。由于語音信號是按照每20 ms一個語片進(jìn)行處理，故對語音信號的對準(zhǔn)提出了較高的要求，為了達(dá)到較高的評估精度，對準(zhǔn)誤差應(yīng)小于1 ms。
為了滿足上述技術(shù)指標(biāo)，本文采用當(dāng)前剛剛興起的SOPC(System On a Programmable Chip)技術(shù)在FPGA(Field Programmable Gate Arr ay)平臺上設(shè)計了一種帶有時標(biāo)的嵌入式語音信號錄取系統(tǒng)。本系統(tǒng)通過捕獲GPS(Global Positioning System)系統(tǒng)的授時信息和秒脈沖信號，觸發(fā)SOPC系統(tǒng)中NiosⅡ嵌入式軟核處理器進(jìn)入外部中斷，調(diào)用中斷處理函數(shù)啟動音頻Codec芯片WM8731，對Line-in通道輸入的模擬語音信號進(jìn)行48 KSPS采樣率、16 b采樣精度的錄取，將觸發(fā)錄取的時間信號作為時標(biāo)與錄取得到的數(shù)據(jù)按照特定數(shù)據(jù)格式進(jìn)行打包和封裝，并利用FAT文件系統(tǒng)將封裝好的數(shù)據(jù)存儲到SD卡(Secure Digital Card)中。由于GPS秒脈沖前沿可以達(dá)到微秒級精度，加之WM8731控制接口采用Verilog語言編寫，從而保證了絕對時間誤差遠(yuǎn)遠(yuǎn)小于1 ms的技術(shù)要求。

1 系統(tǒng)組成
SOPC是基于可編程邏輯器件的可重構(gòu)片上系統(tǒng)(SOC)，它集成了硬核或軟核CPU、DSP、鎖相環(huán)、存儲器、I／O接口及可編程邏輯，由于具有設(shè)計靈活、研制周期短、開發(fā)成本低等優(yōu)點，已經(jīng)逐步應(yīng)用在通信、工控、信號處理等諸多領(lǐng)域。
為了給評估系統(tǒng)提供高精度、帶有時標(biāo)的語音數(shù)據(jù)源，本文采用SOPC技術(shù)在FPGA平臺設(shè)計了一套帶有時標(biāo)的嵌入式語音信號錄取系統(tǒng)(以下簡稱錄取系統(tǒng))。錄取系統(tǒng)由片上系統(tǒng)和外圍系統(tǒng)兩部分組成。片上系統(tǒng)包括：NiosⅡ嵌入式軟核處理器、GPS控制器、SD卡控制器、SDRAM控制器、Audio控制器、Ethernet控制器、GPIO控制器以及內(nèi)部Avalon總線；外圍系統(tǒng)包括：GPS接收機M12MT、SD存儲卡、SDRAM存儲芯片、Audio Codec芯片WM8731、Ethernet物理層芯片DM9000A和傳輸變壓器以及按鍵和LED等輸入與顯示器件等。系統(tǒng)組成框圖如圖1所示。

2 硬件結(jié)構(gòu)設(shè)計
在FPGA平臺上設(shè)計SOPC系統(tǒng)為本文的核心工作。FPGA芯片選擇Altera公司CycloneⅡ系列的EP2C35F672C6N，其具有33 216個邏輯宏單元、105個M4K存儲單元、4個鎖相環(huán)以及475個通用I／O口。FPGA開發(fā)環(huán)境采用QuartusⅡ，嵌入式系統(tǒng)開發(fā)環(huán)境采用SOPC Buildero由于Nios Ⅱ嵌人式軟核CPU、SDRAM控制器、Ethernet控制器和GPIO控制器都是SOPC Builder中集成的通用IP核，直接調(diào)用即可，故本文不做詳細(xì)介紹，下面對GPS控制器、Audio控制器和SD卡控制器進(jìn)行詳細(xì)介紹。
2．1 GPS授時系統(tǒng)的設(shè)計
   本設(shè)計中所使用M12MT是一款5 V供電、RS 232電平NAEA 0183格式串行輸出、TTL電平秒脈沖(PPS)輸出型GPS模塊，由于FPGA芯片I／O口是3．3 V電平，故需要進(jìn)行電平轉(zhuǎn)換，串口電平轉(zhuǎn)換采用美信(Maxim)公司生產(chǎn)的MAX3232芯片，秒脈沖信號由TI公司生產(chǎn)SN74AHC1G04單緩反向器芯片生成。
由于SOPC Builder中的UART核通信協(xié)議可以與GPS串口輸出協(xié)議兼容，故本設(shè)計中經(jīng)過電平轉(zhuǎn)換的信號與片內(nèi)UART核相連，其參數(shù)設(shè)為：波特率為9 600b／s、1個起始位，1個停止位，無校驗位。秒脈沖經(jīng)電平轉(zhuǎn)換后與PIO控制器相連，其參數(shù)設(shè)為輸入模式、帶有中斷功能、邊沿觸發(fā)中斷、下降沿觸發(fā)中斷。
2．2 音頻采集系統(tǒng)的設(shè)計
為了達(dá)到較高的錄音品質(zhì)，本設(shè)計中選用Wolfson公司生產(chǎn)的音頻Codec芯片WM8731，其最高可支持96 KSPS采樣率、24 b采樣精度的立體聲輸入／輸出?？紤]到語音電臺抗干擾評估系統(tǒng)的特殊要求和存儲空間、處理速度等條件的限制，本設(shè)計中通過軟件設(shè)置，使WM8731工作在48 KSPS采樣率、16 b采樣精度、單聲道的工作模式下。
WM8731的控制接口和音頻數(shù)據(jù)接口分別采用I2C總線和I2S總線，由于控制總線數(shù)據(jù)量較少，加之I2C總線時序比較簡單，故采用程序控制PIO模擬I2C總線的方式對其進(jìn)行控制；由于數(shù)據(jù)總線數(shù)據(jù)量較大，并且必須保證數(shù)據(jù)的完整性，本設(shè)計采用Verilog硬件描述語言編寫了一個Audio控制器，完成采樣控制、數(shù)據(jù)緩存以及與Avalon總線接口等功能。

  Audio控制器由有限狀態(tài)機(FSM)、數(shù)據(jù)緩存器(FIFO)和總線接口三部分組成，如圖2所示。FSM完成WM8731數(shù)據(jù)讀寫的控制、FIFO讀寫與存儲狀態(tài)控制以及總線接口控制。FIFO用來緩沖WM8731采集得到的數(shù)據(jù)，防止數(shù)據(jù)丟失，并使系統(tǒng)工作在異步模式，大大提高了CPU的工作效率?？偩€接口作為橋梁，用以連接NiosⅡ和FIFO。

2．3 數(shù)據(jù)存儲系統(tǒng)的設(shè)計
為了實現(xiàn)大容量數(shù)據(jù)存儲，本采集系統(tǒng)選用當(dāng)下比較流行SD卡作為存儲介質(zhì)。由于SD卡采用的是串行讀寫方式，時序較為復(fù)雜，且其數(shù)據(jù)量較大，故采用Verilog編寫了SD控制器，其結(jié)構(gòu)如圖3所示。Avalon Interface FSM與Avalon總線相連接，用來完成控制器與NiosⅡ處理器通信；SD Card Interface與SD卡相連，完成數(shù)據(jù)的串／并轉(zhuǎn)換和時序控制。

3 軟件程序設(shè)計
本采集系統(tǒng)軟件在Nios EDS環(huán)境下進(jìn)行開發(fā)，由于程序中只有一個線程，結(jié)構(gòu)比較簡單，故并未采用操作系統(tǒng)。主程序在完成各個模塊初始化后進(jìn)入等待狀態(tài)，GPS的串口數(shù)據(jù)、PPS觸發(fā)信號和按鍵觸發(fā)信號采用中斷形式，利用中斷服務(wù)子函數(shù)完成各項功能。
3．1 時間信息的解析
由于GPS接收機M12MT具有多種數(shù)據(jù)輸出格式，其中時間格式默認(rèn)為為格林威治標(biāo)準(zhǔn)時間，故為了保證數(shù)據(jù)解析的正確性，在系統(tǒng)啟動后首先對GPS接收機進(jìn)行初始化，使其時區(qū)設(shè)定為GMT+8，每秒鐘串口輸出一組數(shù)據(jù)，格式采用@@Eq形式。
由于UART控制器每收到1個字節(jié)即產(chǎn)生一個中斷，故NiosⅡ處理器首先需要對接收到的數(shù)據(jù)進(jìn)行緩存，當(dāng)收到5個字節(jié)后判斷是否是報頭，如果是報頭就繼續(xù)接收，否則計數(shù)器清零并重新進(jìn)行緩沖。在報頭解析正確后，處理器將所有報文依次接收并存儲到緩沖區(qū)中，緩沖區(qū)中的前18位即是時間數(shù)據(jù)，其格式為mm，dd，yy，hh，mm，ss。
需要特別說明的有兩點：第一，由于每一秒的PPS信號早于串口數(shù)據(jù)的輸出，故處理器需要對接收到的時間加1 s，而后利用下一個PPS信號進(jìn)行觸發(fā)；第二，GPS接收機在鎖定3顆以上衛(wèi)星時時間數(shù)據(jù)才具有可靠性，故需要判斷報文中的fix標(biāo)志位，如果fix位是1，這表明衛(wèi)星已鎖定，時間信息可靠，PPS信號可以作為觸發(fā)信號。
3．2 采集數(shù)據(jù)的封裝
Audio控制器輸出的數(shù)據(jù)是按照采樣時刻先后順序生成的一系列二進(jìn)制數(shù)值點，為了加入起始時刻的時間標(biāo)志，同時便于評估系統(tǒng)進(jìn)行后續(xù)處理，本錄取系統(tǒng)對采樣起始時刻和采樣數(shù)據(jù)進(jìn)行封裝。首先將采樣數(shù)據(jù)封裝成WAV文件格式，加入相應(yīng)的格式標(biāo)志、采樣率、采樣精度、聲道數(shù)、數(shù)據(jù)長度等信息，然后再在WAV文件的前面加入二進(jìn)制的時間信息形成DAT格式文件。評估系統(tǒng)通過DAT文件中的時間信息和WAV文件中的采樣率等信息即可計算出每個采樣點的絕對時間。
3．3 文件系統(tǒng)的引用
為了提高SD卡存儲的兼容性，便于通用計算機對SD卡的寫入和讀取，本錄取系統(tǒng)利用FAT文件系統(tǒng)對SD卡進(jìn)行讀寫操作。由于處理器中沒有使用操作系統(tǒng)，故需要自己移植文件系統(tǒng)和編寫底層驅(qū)動函數(shù)。
本錄取系統(tǒng)中的文件系統(tǒng)采用層次結(jié)構(gòu)設(shè)計，共分為3層，即硬件描述層(HAL)、功能層和應(yīng)用層。硬件描述層完成SD卡檢測、控制命令的寫入、數(shù)據(jù)的讀寫等功能；功能層完成塊數(shù)據(jù)的讀寫、查找、替換等功能；應(yīng)用層完成格式化、文件建立與刪除、文件寫入與讀出等功能。主函數(shù)調(diào)用應(yīng)用層的功能函數(shù)即可完成對SD卡的文件操作。

4 結(jié)論
本文介紹了一種利用SOPC技術(shù)在FPGA平臺上實現(xiàn)帶有時標(biāo)的嵌入式語言信號錄取系統(tǒng)，不但論述了錄取系統(tǒng)的結(jié)構(gòu)組成與工作原理，而且對GPS控制器、Audio控制器、SD卡控制器等硬件設(shè)計和GPS時間解析、采集數(shù)據(jù)的封裝、文件系統(tǒng)的引用等軟件編寫進(jìn)行了詳細(xì)的介紹。經(jīng)實際使用驗證，本錄取系統(tǒng)能夠在GPS時間觸發(fā)下完成語音信號的錄取，錄取得到的數(shù)據(jù)帶有時標(biāo)信息，能夠滿足語音電臺抗干擾客觀評估系統(tǒng)的技術(shù)要求。