123,123,123

頭條

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

把手課堂：FPGA 101-如何配置您的Zynq SoC裸機解決方案

編者注：這是Adam Taylor規(guī)劃的Zynq-7000 All Programmable SoC實際操作教程系列的第二部分。Adam經常為Xcell雜志撰稿，他撰寫了第82期介紹Zynq SoC設計的封面報道，以及本期中介紹XPE和XPA的文章（見第46頁）。同時他還為All Programmable Planet撰寫博客。

發(fā)表于：2013/7/1

使用賽靈思的功耗估計器和功耗分析器工具

作者：AdamTaylor首席工程師EADSAstriumaptaylor@theiet.org精確估算FPGA設計的功耗對確保獲得正確的電源架構至關重要。FPGA與眾多其它類型組件的不同之處

發(fā)表于：2013/7/1

Huffman并行解碼算法的改進與實現(xiàn)

為了提高Huffman解碼的效率和實時性，采用并行處理技術和改進的Huffman并行解碼算法，設計基于現(xiàn)場可編程門陣列FPGA的Huffman并行解碼器。在不考慮Huffman編碼長度的情況下，解碼器通過插入流水線結構的方法將Huffman碼流的碼流頭和信息碼流分開，同時進行解碼。硬件仿真結果表明，在一個時鐘節(jié)拍內解碼器處理的數(shù)據(jù)位數(shù)與解碼效率成正比，位數(shù)越多，實時性越好。

發(fā)表于：2013/6/27

Synopsys發(fā)布為最優(yōu)化實現(xiàn)所有系統(tǒng)級芯片處理器內核的標準單元庫和存儲器套件

為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前發(fā)布其專為支持多種處理器內核的優(yōu)化實現(xiàn)而設計的套件，以作為DesignWare® Duet嵌入式存儲器以及邏輯庫IP組合的擴展。此次發(fā)布的全新DesignWare HPC(高性能內核)設計套件包括一整套高速和高密度存儲器實例和標準單元庫，它們可使SoC設計師優(yōu)化其片上CPU、GPU和DSP IP內核，以實現(xiàn)最大的速度、最小的面積或最低的功耗，或針對其特殊的應用需求實現(xiàn)上述三者的最優(yōu)化平衡。

發(fā)表于：2013/6/26

基于DSP和FPGA的實時圖像采集處理系統(tǒng)的設計

針對目前對圖像采集處理系統(tǒng)的高速性和便攜性的要求，設計了一套基于DSP、FPGA和ARM9的實時圖像采集處理系統(tǒng)。該系統(tǒng)主要利用FPGA的SoPC系統(tǒng)定制NiosⅡ軟核處理器及相關外設IP核來完成圖像數(shù)據(jù)的采集和存儲。DSP通過EMIF接口和EDMA接口完成數(shù)據(jù)的搬移和圖像處理的算法。ARM作為主機，通過HPI接口與DSP進行數(shù)據(jù)通信。結果表明，該平臺工作性能穩(wěn)定，處理能力強，能完成算法的數(shù)據(jù)處理并對數(shù)據(jù)實時顯示，適用于自動循跡、模式識別等高速數(shù)據(jù)采集的應用場合。

發(fā)表于：2013/6/26

您的系統(tǒng)時間準確嗎？

作者：AustinLesea賽靈思實驗室首席工程師austin.lesea@xilinx.comSymmetricom公司推出的微型GPS用振蕩器能方便地替換系統(tǒng)設計中的原子鐘。該振蕩器搭配賽靈思ZynqSoC，就能構建NTP服務器。

發(fā)表于：2013/6/25

無MCU的USB2.0設備控制器IP設計與驗證

實現(xiàn)了一種無需MCU的USB2.0設備控制器IP核。使用硬件電路代替?zhèn)鹘y(tǒng)單片機實現(xiàn)的MCU和固件功能，支持高速(480 Mb/s)和全速(12 Mb/s)傳輸。所設計的IP核在FPGA上經過了驗證，結果表明它可以作為獨立的模塊用于SoC系統(tǒng)中。

發(fā)表于：2013/6/14

Mentor Graphics驗證平臺為ARM AMBA 5 CHI和AMBA 4 ACE兩款設計增添高速緩存一致性和互聯(lián)性能

Mentor Graphics公司（納斯達克代碼：MENT）今天宣布Questa®和Veloce®平臺已經增添了高速緩存一致性互聯(lián)子系統(tǒng)驗證。對于按照ARM的AMBA 5 CHI規(guī)格設計高性能、分布式計算系統(tǒng)以及按照ARM的AMBA 4 ACE規(guī)范設計移動應用設備的工程團隊而言，他們現(xiàn)已完全能夠驗證出：互聯(lián)子系統(tǒng)實現(xiàn)最大程度的系統(tǒng)級性能以及分布式高速緩存存儲器具有一致性。

發(fā)表于：2013/6/13

Altera發(fā)布第10代產品路線圖年底提供14nm測試芯片

Altera的下一代產品將是出人意料的Stratix 10 、Arria 10。為什么會這樣命名呢？Altera將于2013年提供14 nm Stratix 10 FPGA測試芯片，2014年為Stratix 10 FPGA提供Quartus II軟件支持。

發(fā)表于：2013/6/13

基于VHDL的數(shù)字系統(tǒng)層次化設計方法

通過對數(shù)字頻率計系統(tǒng)的設計，介紹了基于VHDL語言的數(shù)字系統(tǒng)層次化設計方法。首先將數(shù)字系統(tǒng)按功能劃分為不同的模塊，各模塊電路的設計通過VHDL語言編程實現(xiàn)，然后建立頂層電路原理圖。使用MAX+PLUS II開發(fā)軟件完成設計輸入、編譯、邏輯綜合和功能仿真，最后在CPLD上實現(xiàn)數(shù)字系統(tǒng)的設計。結果表明，使用這種設計方法可以大大地簡化硬件電路的結構，具有可靠性高、靈活性強等特點。

發(fā)表于：2013/6/6