《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 設(shè)計應(yīng)用 > 基于FPGA的16APSK數(shù)字接收機(jī)的設(shè)計與實(shí)現(xiàn)
基于FPGA的16APSK數(shù)字接收機(jī)的設(shè)計與實(shí)現(xiàn)
來源:電子技術(shù)應(yīng)用2013年第3期
李湘魯1,代 濤1,姚遠(yuǎn)程2
1.中國工程物理研究院電子工程研究所,四川 綿陽621900; 2.西南技術(shù)大學(xué) 信息工程學(xué)院,四川 綿陽621000
摘要: 介紹了一種適用于新型體制16APSK的相干解調(diào)算法,給出了其工作流程框圖,說明了各主要模塊的設(shè)計方法,并給出了基于FPGA的數(shù)字接收機(jī)架構(gòu)及實(shí)現(xiàn)結(jié)果。經(jīng)實(shí)驗(yàn)證明,該接收機(jī)兼顧解調(diào)性能與實(shí)現(xiàn)復(fù)雜度,具有較高的工程應(yīng)用價值。
中圖分類號: TN92
文獻(xiàn)標(biāo)識碼: A
文章編號: 0258-7998(2013)03-0047-03
Design and implementation of 16APSK digital receiver based on FPGA
Li Xianglu1,Dai Tao1,Yao Yuancheng2
1.Institute of Electronic Engineering,CAEP,Mianyang 621900,China; 2.College of Information Engineering,Southwest University of Science and Technology,Mianyang 621000,China
Abstract: This paper introduces a kind of coherent demodulation algorithm for a new modulation mode 16APSK. The working flow,structures of digital receiver based on FPGA and the implement results are given. The experiment results show that this digital receiver takes the demodulation performance and implementation complexity into consideration, which concludes to practical value.
Key words : 16APSK;TT&C and communication;coherent demodulation;FPGA

    隨著無人機(jī)、衛(wèi)星等領(lǐng)域?qū)?a class="innerlink" href="http://ihrv.cn/tags/測控通信" title="測控通信" target="_blank">測控通信對信息傳輸量的要求不斷增加,傳輸數(shù)據(jù)率越來越高,在信道帶寬一定的條件下,最好使用多進(jìn)制調(diào)制體制。16QAM的頻譜利用率為4 bit/s/Hz,是目前常用的BPSK/QPSK體制的4/2倍,在頻帶利用率和誤碼率之間得到很好的折衷[1]??紤]到功率利用率、噪聲性能與設(shè)備復(fù)雜度等多方面因素,16APSK(星型16QAM)是一種合適的信號體制。以上需求促進(jìn)了對該體制解調(diào)接收技術(shù)的研究以及關(guān)鍵技術(shù)攻關(guān)。

1 16APSK體制介紹
    16APSK體制又稱為星型16QAM,不同于一般的QAM信號,它的星座圖是由內(nèi)外2個同心圓組成,通過這樣的星座設(shè)計,減少了信號的幅度變化,更易于對放大器的非線性進(jìn)行補(bǔ)償,適應(yīng)線性特性不好的傳輸信道,以獲得更高的頻譜利用率,也有利于降低解調(diào)難度[2]。如果將16個星座點(diǎn)的APSK調(diào)制分解為2個獨(dú)立的8PSK調(diào)制,這樣形成的APSK星座圖是直徑不同的2個圓形,得到APSK調(diào)制的仿真結(jié)果如圖1所示。

 

 

2 16APSK信號相干解調(diào)算法
    16APSK信號采用相干算法進(jìn)行解調(diào),圖2所示為16APSK信號相干算法解調(diào)框圖。從圖中可見,涉及到的關(guān)鍵技術(shù)和算法有:相干載波恢復(fù)算法、定時同步算法、幅值相位判決算法等。

2.1 相干載波恢復(fù)算法
    采用相干解調(diào)算法,需要對載波進(jìn)行精確的相位同步。同時,考慮到須在較短時間內(nèi)建立載波同步,采用一種鎖相環(huán)(PLL)聯(lián)合基于頻率檢測環(huán)路算法的鎖頻環(huán)(AFC)的結(jié)構(gòu)來做載波恢復(fù)?;窘Y(jié)構(gòu)如圖3所示。

    載波恢復(fù)首先用頻率檢測環(huán)路FD(Frequency Detector)對接收信號進(jìn)行載波頻率恢復(fù),此時環(huán)路工作于捕獲模式。FD采用了基于最大似然估計的GFD(GardnerFD)簡化算法,其頻率誤差實(shí)現(xiàn)公式為:
    ε(t)=IFMF×QMF-IMF×QFMF                   (1)
其中,t為時間,I為同相支路,Q為正交支路。IMF是I經(jīng)過匹配濾波后的數(shù)據(jù),IFMF是I經(jīng)過頻率匹配濾波后的數(shù)據(jù),QMF是Q經(jīng)過匹配濾波后的數(shù)據(jù),QFMF是Q經(jīng)過頻率匹配濾波后的數(shù)據(jù)。由GFD算法得到的頻率誤差結(jié)果經(jīng)過環(huán)路濾波器后去更新NCO頻率值。
    頻率檢測器的捕獲范圍大,但是跟蹤精度較差。所以在FD鎖定(頻率鎖定檢測到載波頻偏小于符號速率的1/1 000時FD鎖定)之后,要切換到鎖相環(huán)上對載波進(jìn)行精確跟蹤。
    針對APSK信號載波同步有一些經(jīng)典算法,如判決引導(dǎo)(DD)算法、極性判決算法等。但都存在不足:DD算法可以穩(wěn)定跟蹤載波,但同步建立時間長、跟蹤范圍較窄;極性判決算法同步建立時間較短,但跟蹤精度沒有DD算法好。經(jīng)綜合考慮,本設(shè)備采用一種簡化星座圖(RC-DD)算法[3]。
    根據(jù)APSK星座特點(diǎn),對8-8APSK星座進(jìn)行三次方處理,得到如圖4所示星座??梢钥吹剑湫亲钔馊?個點(diǎn)相當(dāng)于8PSK,內(nèi)、外圓的半徑相比更加懸殊。在對其相位同步時,可對內(nèi)圓的信號點(diǎn)忽略進(jìn)行粗調(diào),其方法類似于對8PSK進(jìn)行相位同步,因?yàn)橹豢紤]外圓,所以其幅度最大,相當(dāng)于提高了信噪比。
2.2 定時同步算法
    16APSK解調(diào)端的定時同步模塊包括誤差提取和誤差校正兩個部分,誤差提取模塊采用Gardner算法,而誤差校正通過內(nèi)插實(shí)現(xiàn)。

其中,r為采樣點(diǎn),yI、yQ分別為I、Q支路的內(nèi)插值。每個符號2個采樣點(diǎn),I、Q兩路數(shù)據(jù)同時參與運(yùn)算。提取的誤差信號送入環(huán)路濾波器以濾除噪聲的影響。模塊利用同步定時誤差信號調(diào)整下一次進(jìn)行內(nèi)插的時刻,使由內(nèi)插值計算所得的同步誤差信號逐漸趨于零。該算法適用于捕獲和跟蹤兩種模式,并且定時誤差值與載波相位無關(guān),即符號同步可以在載波相位鎖定前達(dá)到收斂。
    定時同步模塊由內(nèi)插器、時鐘誤差提取、環(huán)路濾波器以及控制器組成。本系統(tǒng)采用多項(xiàng)式內(nèi)插器實(shí)現(xiàn)內(nèi)插計算。多項(xiàng)內(nèi)插可視為低通濾波,對其頻率響應(yīng)的要求是:在0~1/(2TS)(TS為采樣時刻)的頻率范圍內(nèi)具有平坦的響應(yīng)和線性相位,且能盡可能地抑制信號中的高頻分量。通常的內(nèi)插器有線性、拋物線和三次內(nèi)插,由于具有高效的Farrow結(jié)構(gòu),即濾波器系數(shù)可以分解為固定系數(shù)與誤差量的冪次乘積之和的形式,并且內(nèi)插性能較好,故選用了三次內(nèi)插器,代價是增加了計算量。其結(jié)構(gòu)如圖5所示。其中,C(0)~C(3)為濾波器系數(shù),m為整數(shù)倍誤差,?滋k為分?jǐn)?shù)倍誤差。


軟件無線電的數(shù)字接收機(jī)實(shí)現(xiàn)。在本設(shè)計中只使用一片信號處理FPGA及CPCI接口FPGA即可完成整個16APSK信號數(shù)字接收機(jī)。
    信號處理FPGA使用Xilinx公司的XC5VLX330,在XC5VLX330芯片上的實(shí)現(xiàn)占用了21%的Slice資源、43%的BlockRAM資源。使用CPCI接口FPGA芯片可將解調(diào)接收到的基帶數(shù)據(jù)通過CPCI接口傳輸給與硬件平臺連接的工控機(jī)平臺,完成數(shù)據(jù)存儲、處理等后續(xù)工作。圖7所示為硬件實(shí)測16APSK信號在50 Mb/s碼速率下的解調(diào)星座圖。

    本文針對無線測控通信任務(wù)中的高速數(shù)據(jù)傳輸需求,提出了一種使用高階調(diào)制16APSK體制信號的相干解調(diào)算法,給出其工作流程框圖,說明各主要模塊的設(shè)計方法,并給出了在碼速率50 Mb/s下的數(shù)字接收機(jī)的實(shí)現(xiàn)結(jié)果。該接收機(jī)兼顧解調(diào)性能與實(shí)現(xiàn)復(fù)雜度,具有較高的工程應(yīng)用價值。
參考文獻(xiàn)
[1] 楊雪梅.QPSK與16QAM在衛(wèi)星通信中性能分析[J].空間電子技術(shù),2002,21(6):35-38.
[2] 雷菁,黃英,劉志新.非線性衛(wèi)星信道中APSK信號星座優(yōu)化設(shè)計研究[J].武漢理工大學(xué)學(xué)報,2006,28(8):118-121.
[3] 劉志新.APSK信號星座優(yōu)化設(shè)計及其調(diào)制解調(diào)研究[D]. 湖南:國防科學(xué)技術(shù)大學(xué),2007.

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。