中文字幕高清免费不卡视频,日本真人啪啪免费无遮挡

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于FPGA和DVI視頻接收器設(shè)計

給出了一個符合DVI1.0規(guī)范的基于FPGA的視頻接收器的實現(xiàn)方法,該方法利用FPGA內(nèi)置的PLL和IODELAY模塊實現(xiàn)時鐘恢復和相位調(diào)整,可節(jié)約數(shù)字時鐘管理模塊(DCM)；利用FPGA內(nèi)置的ISERDES和DDR實現(xiàn)串/并轉(zhuǎn)換，并用邏輯來實現(xiàn)字對齊，利用FIFO來實現(xiàn)通道對齊;最后經(jīng)過解碼，輸出視頻信號。與采用專用視頻接口接收芯片相比，其充分利用FPGA自身的資源，提高了系統(tǒng)集成度，減少了資源消耗。

發(fā)表于：9/6/2013

Altera的FPGA與Micron混合內(nèi)存立方實現(xiàn)互操作，共同引領(lǐng)業(yè)界

Altera公司(NASDAQ: ALTR)和Micron技術(shù)有限公司(NASDAQ: MU) (“Micron”)今天宣布，雙方聯(lián)合成功展示了Altera Stratix® V FPGA和Micron混合內(nèi)存立方 (Hybrid Memory Cube, 簡稱HMC)的互操作性。采用這一成功的技術(shù)，系統(tǒng)設(shè)計人員能夠在下一代通信和高性能計算設(shè)計中充分發(fā)揮FPGA和SoC的HMC優(yōu)勢。這一展示表明了Altera的10代系列產(chǎn)品對HMC產(chǎn)品的支持進行了早期驗證，能夠及時將產(chǎn)品推向市場，包括Stratix 10以及Arria 10 FPGA和SoC。

發(fā)表于：9/5/2013

在Zynq上用MIG擴展內(nèi)存(1)-XPS

硬件平臺：ZC706開發(fā)板軟件工具：XPS&SDK14.4MIG(MemoryInterfaceGenerator)的基本配置：AXI接口:200MHz,32bitMemory接口:800MHz,64bitStep1:創(chuàng)建工程啟動XPS14.

發(fā)表于：9/3/2013

在Zynq上用MIG擴展內(nèi)存(2)-Vivado篇

硬件平臺：ZC706開發(fā)板軟件工具：Vivado2013.2Step1:創(chuàng)建工程啟動Vivado2013.2,創(chuàng)建一個新的工程zc706_mig。選中Createprojectsubdirectory。選擇RTLProject

發(fā)表于：9/2/2013

Xilinx Vivado HLS中Floating-Point（浮點）設(shè)計編碼風格與技巧

XilinxVivadoHLS中Floating-Point（浮點）設(shè)計編碼風格與技巧GeorgeWang(王宏強)–XilinxDSPSpecialist盡管通常Fixed-Point（定點）比Floating-Point（浮點）算法的FPGA實現(xiàn)要更快，且面積更高效，

發(fā)表于：9/2/2013

專家秘笈大放送：Vivado HLS中指針作為top函數(shù)參數(shù)的處理

HarvestGuo:xilinx指針作為C語言精華，對于軟件設(shè)計者比較好理解，但是在xilinxvivadoHLS高級語言綜合的設(shè)計中，由于其綜合后對應的硬件元素難以用軟件的概念解釋，常

發(fā)表于：9/2/2013

Xilinx與NI在NIWeek 2013為LocalGrid頒發(fā)All Programmable創(chuàng)新獎

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）與美國國家儀器公司(NASDAQ: NATI) 今天聯(lián)合宣布，LocalGrid Technologies和多倫多水電系統(tǒng)有限公司(Toronto Hydro)榮膺All Programmable創(chuàng)新獎，并由賽靈思公司在德克薩斯州奧斯汀NIWeek 2013大會的“圖像系統(tǒng)設(shè)計成就獎”頒獎儀式上為這兩家公司頒獎。

發(fā)表于：9/2/2013

如何將MicroBlaze輸入時鐘從差分時鐘改為單輸入

如何將MicroBlaze輸入時鐘從差分時鐘改為單端時鐘。感謝Ricky的幫忙。帶圖片的版本，請下載附件。第一步，創(chuàng)建一個工程第二步，刪除clock_generator.第三步，刪除時鐘

發(fā)表于：8/31/2013

ChinaAET 2013“賽靈思FPGA”主題季博客大賽

由Avnet和Digilent共同開發(fā)的國內(nèi)首個基于Xilinx Zynq?-7000擴展式處理平臺（EPP）的開發(fā)套件ZedBoard終于橫空出世，給高性能系統(tǒng)設(shè)計帶來了福音，讓設(shè)計者不再被芯片性能束縛。ChinaAET特聯(lián)合Avnet公司為該開發(fā)套件提供測評！

發(fā)表于：8/30/2013

2013 ChinaAET“FPGA”主題季博客大賽

分享FPGA的解決方案、設(shè)計體驗、開發(fā)板及教程的點點滴滴…不論是Altera、Xilinx，還是國產(chǎn)FPGA、Actel、Lattice，均可放馬過來。

發(fā)表于：8/30/2013