123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

Altera面向OpenCL的SDK是FPGA業(yè)界首個實現(xiàn)Khronos標準

Altera公司(NASDAQ: ALTR)今天宣布，其面向OpenCL的SDK通過OpenCL 1.0標準一致性測試，并被收錄在Khronos集團OpenCL一致性產(chǎn)品名錄。Altera是唯一能夠提供FPGA最優(yōu)OpenCL解決方案的公司，支持軟件開發(fā)人員充分利用FPGA大規(guī)模并行體系結(jié)構(gòu)來實現(xiàn)系統(tǒng)加速。Altera將在10月16-17日在加州圣克拉拉舉辦的2013 Linley處理器大會上演示其OpenCL解決方案。

發(fā)表于：2013/10/17

基于FPGA的AVS幀內(nèi)預測電路設(shè)計

提出了一種AVS高清視頻編碼器幀內(nèi)預測模塊硬件結(jié)構(gòu)。通過對AVS幀內(nèi)預測各個預測模式的分析，設(shè)計了幀內(nèi)預測編碼流水線結(jié)構(gòu)和模式預測運算單元電路。根據(jù)各預測模式的編碼運算關(guān)系，合理安排流水線結(jié)構(gòu)，采用8 bit數(shù)據(jù)并行流水處理，實現(xiàn)了高清視頻幀內(nèi)預測實時編碼。將除Plane模式之外的其他預測模式采用同一硬件電路來實現(xiàn)，對運算比較復雜的Plane模式單獨設(shè)計了硬件結(jié)構(gòu)，節(jié)省了硬件資源。

發(fā)表于：2013/10/16

Xilinx榮膺Cisco供應(yīng)鏈安全冠軍

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布榮膺Cisco公司供應(yīng)鏈安全冠軍獎。

發(fā)表于：2013/10/16

Altera起價只有49美元的開發(fā)套件擴展了低成本系列產(chǎn)品

Altera公司 (Nasdaq: ALTR)今天宣布，新增五款基于其Cyclone V FPGA的低成本開發(fā)套件。這些新開發(fā)套件入門價格只有49美元，方便了設(shè)計人員以高性價比方式開始FPGA開發(fā)。Altera為業(yè)界提供了最全面的系列低成本解決方案，考慮客戶獨特的設(shè)計需求而優(yōu)化了功耗和性能。系列產(chǎn)品包括CPLD、FPGA和SoC，均由Quartus® II開發(fā)環(huán)境提供支持。Altera系列產(chǎn)品的密度范圍在業(yè)界最廣，封裝選擇最多，適用于多種大批量應(yīng)用和系統(tǒng)。

發(fā)表于：2013/10/16

基于ARC算法的數(shù)據(jù)壓縮技術(shù)和實現(xiàn)

針對無損壓縮技術(shù)在航天遙測系統(tǒng)中的應(yīng)用情況，提出了基于現(xiàn)場可編程門陣列（FPGA）和數(shù)字信號處理器（DSP）硬件結(jié)構(gòu)的遙測噪聲數(shù)據(jù)實時無損壓縮系統(tǒng)的方案。結(jié)合Shannon信息論中信息熵的概念，研究了數(shù)據(jù)壓縮的本質(zhì)和算法評估標準。通過PC仿真試驗對多種算法的壓縮效果進行了比較，最終選擇算術(shù)編碼(ARC)作為無損壓縮的算法。測試結(jié)果表明,該方案能夠?qū)崟r采集并壓縮遙測噪聲數(shù)據(jù)，有效地提高壓縮去除率和壓縮速度，優(yōu)化壓縮性能。

發(fā)表于：2013/10/12

Altera更新28 nm器件IP系列產(chǎn)品

Altera公司(Nasdaq: ALTR)今天宣布，完成了對28 nm FPGA和SoC IP內(nèi)核系列產(chǎn)品的更新。在過去一年中，Altera發(fā)布的新協(xié)議接口IP內(nèi)核數(shù)量超過了15個，適用于多種應(yīng)用和市場領(lǐng)域。此外，更新了IP內(nèi)核，有15%的時序余量，產(chǎn)品設(shè)計能夠快速實現(xiàn)時序收斂，支持客戶在其設(shè)計中快速集成多個IP內(nèi)核，產(chǎn)品更迅速面市。

發(fā)表于：2013/10/10

Altera支持中國移動研究院下一代無線網(wǎng)絡(luò)的研發(fā)

Altera公司(Nasdaq：ALTR)今天宣布，公司與中國移動研究院（CMRI）合作，開展基于C-RAN體系結(jié)構(gòu)的下一代無線網(wǎng)絡(luò)研發(fā)。Altera FPGA和IP為中國移動研究院的無線系統(tǒng)解決方案提供平臺和技術(shù)支持，用于驗證中國移動蜂窩網(wǎng)絡(luò)未來使用的無線體系結(jié)構(gòu)，該網(wǎng)絡(luò)是世界上最大的網(wǎng)絡(luò)，擁有7億多用戶。

發(fā)表于：2013/10/8

全新的自動化在線多項目晶圓（MPW）報價系統(tǒng)提供即時報價

全球最大的獨立半導體設(shè)計和制造服務(wù)提供商eSilicon公司日前宣布：該公司全新自動化多項目晶圓（MPW）批次流片服務(wù)即時網(wǎng)上報價系統(tǒng)上線。這項可通過用戶友好型網(wǎng)頁或者智能手機界面接入的服務(wù)，能即時生成可執(zhí)行的MPW服務(wù)報價，而通常通過人工處理需要長達一個星期的時間才能獲得一項報價。

發(fā)表于：2013/10/8

基于FPGA的數(shù)字下變頻器設(shè)計

設(shè)計和實現(xiàn)了基于FPGA的可編程數(shù)字下變頻器（DDC），用于寬帶數(shù)字中頻軟件無線電接收機中，主要完成了數(shù)字下變頻、數(shù)據(jù)抽取等功能。采用自頂向下的模塊化設(shè)計方法，將整個下變頻器劃分為基本單元，實現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。

發(fā)表于：2013/9/30

基于以太網(wǎng)PHY的高速可靠數(shù)據(jù)傳輸方法實現(xiàn)

介紹了一種在成熟以太網(wǎng)物理層技術(shù)的基礎(chǔ)上使用硬件協(xié)議實現(xiàn)的高速可靠數(shù)據(jù)傳輸方法。該方法不同于一般采用的TCP機制，它利用FPGA實現(xiàn)數(shù)據(jù)分組打包和差錯控制，用硬件的方法在保證了數(shù)據(jù)可靠傳輸?shù)耐瑫r實現(xiàn)了軟件協(xié)議無法實現(xiàn)的高數(shù)據(jù)率。經(jīng)過測試證明，該方法相對于TCP協(xié)議具有帶寬利用率高、傳輸速度穩(wěn)定、CPU占用率低的優(yōu)點，適用于點到點的高速可靠數(shù)據(jù)傳輸，同時還支持網(wǎng)絡(luò)的擴展應(yīng)用。

發(fā)表于：2013/9/30