123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

Altera在Stratix 10 SoC率先采用四核64位Cortex-A53

Altera在第10代產(chǎn)品線一改在28 nm工藝節(jié)點(diǎn)的低調(diào)，一次又一次重拳出擊，搶占市場先機(jī)，搶盡老對手的風(fēng)頭。

發(fā)表于：2014/1/7

Altera榮獲中興通訊公司的最佳技術(shù)支持獎(jiǎng)

Altera公司(NASDAQ: ALTR)今天宣布，榮獲前沿電信公司中興通訊的最佳技術(shù)支持獎(jiǎng)。中興通訊是一家領(lǐng)先的電信公司，在最近的中國深圳中興通訊年度供應(yīng)商日上頒發(fā)了這一獎(jiǎng)項(xiàng)給Altera。中興通訊舉辦這項(xiàng)一年一度的盛事旨在表彰其供應(yīng)商在支持公司的地位不斷增長并成為全球電信設(shè)備和網(wǎng)絡(luò)業(yè)界領(lǐng)先的創(chuàng)新者之一中所起到的關(guān)鍵作用。

發(fā)表于：2014/1/7

二模冗余MIPS處理器的設(shè)計(jì)與實(shí)現(xiàn)

引言現(xiàn)場可編程門陣列（FieldProgrammableGateArray,FPGA）是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發(fā)生改變。FPGA在電子

發(fā)表于：2014/1/6

SoPC技術(shù)在體外反搏控制系統(tǒng)中的應(yīng)用

研究了一種基于SoPC的體外反搏控制系統(tǒng)，通過SoPC技術(shù)將數(shù)據(jù)采集控制模塊、中央處理器、VGA控制器等單元集成到一塊FPGA芯片上，該系統(tǒng)具有性能高、抗干擾性強(qiáng)、可重構(gòu)、易擴(kuò)展等優(yōu)點(diǎn)。同時(shí)采用了數(shù)字信號(hào)處理和硬件電路相結(jié)合的方法進(jìn)行基線矯正和自動(dòng)增益調(diào)節(jié)，提高系統(tǒng)的適用性。系統(tǒng)很好地完成了對體外反搏裝置的控制，同時(shí)也推進(jìn)了體外反搏系統(tǒng)向微型化、家庭化的方向發(fā)展。

發(fā)表于：2014/1/3

使用Vivado HLS實(shí)現(xiàn)OpenCV的開發(fā)流程

XilinxDSPSpecilist:HarvestGuo本文通過對OpenCV中圖像類型和函數(shù)處理方法的介紹，通過設(shè)計(jì)實(shí)例描述在vivadoHLS中調(diào)用OpenCV庫函數(shù)實(shí)現(xiàn)圖像處理的幾個(gè)基本步驟，完成從OpenCV設(shè)計(jì)到RTL轉(zhuǎn)換綜

發(fā)表于：2014/1/2

Virtex-7 FPGA Gen3 Integrated Block Completion timeout機(jī)制

任何一種 split 交易協(xié)議都存在 Requesters 得不到期望的 Completion 的風(fēng)險(xiǎn)。為了允許 Requesters 使用一種標(biāo)準(zhǔn)方式從這種情況下恢復(fù)，規(guī)定了 Completion timeout機(jī)制。

發(fā)表于：2014/1/2

利用可編程振蕩器增強(qiáng)FPGA應(yīng)用

當(dāng)今復(fù)雜的FPGA含有眾多用于實(shí)現(xiàn)各種電路與系統(tǒng)的功能塊，諸如邏輯陣列、存儲(chǔ)器、DSP模塊、處理器、用于時(shí)序生成的鎖相環(huán)(PLL)和延遲鎖定環(huán)(DLL)、標(biāo)準(zhǔn)I/O、高速數(shù)字收發(fā)器以及并行接口（P

發(fā)表于：2013/12/27

云閃定位系統(tǒng)中校正信號(hào)源設(shè)計(jì)

簡要介紹了云閃探測系統(tǒng)的工作原理。為滿足對系統(tǒng)中各通道幅相不一致性測試的需求，設(shè)計(jì)了一款精度高、穩(wěn)定性好的信號(hào)源。該信號(hào)源以Altera公司FPGA芯片EP1C3T100為控制核心，以ADI公司DDS芯片AD9954為信號(hào)合成器。詳細(xì)給出了信號(hào)源的硬件實(shí)現(xiàn)和高速邏輯控制電路設(shè)計(jì)，測試結(jié)果表明,該信號(hào)源性能良好,具有很好的應(yīng)用和推廣價(jià)值。

發(fā)表于：2013/12/26

FPGA密碼模塊惡意木馬后門設(shè)計(jì)

FPGA器件安全性包括數(shù)據(jù)安全性和應(yīng)用程序安全性兩部分。FPGA生命周期的各個(gè)階段對其安全性都會(huì)產(chǎn)生至關(guān)重要的影響，由于FPGA電路在設(shè)計(jì)和生產(chǎn)中的脆弱性，使得惡意木馬電路能夠有機(jī)可乘。針對FPGA器件開發(fā)階段，以FPGA密碼模塊為目標(biāo)，設(shè)計(jì)能夠泄露密鑰的惡意木馬后門電路，對于了解硬件木馬實(shí)現(xiàn)機(jī)理、警示FPGA芯片安全具有重要作用。

發(fā)表于：2013/12/26

基于PCIE的高速光纖圖像實(shí)時(shí)采集系統(tǒng)設(shè)計(jì)

利用PCI Express（PCIE）總線及DMA數(shù)據(jù)傳輸技術(shù)，設(shè)計(jì)光纖圖像實(shí)時(shí)采集系統(tǒng)。利用FPGA中的PCIE硬核實(shí)現(xiàn)了PCIE總線的DMA傳輸，同時(shí)介紹了整個(gè)采集系統(tǒng)的數(shù)據(jù)流和光纖接口模塊的設(shè)計(jì)。測試結(jié)果表明，系統(tǒng)DMA數(shù)據(jù)傳輸速度可達(dá)到138 MB/s，完全滿足高速光纖圖像實(shí)時(shí)采集的需要。

發(fā)表于：2013/12/26