精品视频在线观看一区二区,日韩免费无码人妻系列

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

Xilinx推出業(yè)界首款“軟”定義網(wǎng)絡(luò)（SDNet）解決方案

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX) 今天在拉斯維加斯舉行的Interop2014 網(wǎng)絡(luò)通訊展會上宣布推出業(yè)界首款“軟”定義網(wǎng)絡(luò)(“Softly”Defined Networks)解決方案，將可編程能力和智能化功能從控制層擴(kuò)展至數(shù)據(jù)層。全新SDNet軟件定義規(guī)范環(huán)境可實(shí)現(xiàn)可編程數(shù)據(jù)層功能設(shè)計(jì)，而且功能規(guī)范可自動編譯到賽靈思的All Programmable FPGA和SoC中。

發(fā)表于：2014/4/2

華中科技大學(xué)與Synopsys攜手建立ARC處理器聯(lián)合培訓(xùn)中心

為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)（IP）及服務(wù)的全球領(lǐng)先供應(yīng)商新思科技公司（Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS）日前宣布：Synopsys和華中科技大學(xué)達(dá)成合作協(xié)議，雙方攜手建立“華中科技大學(xué)---Synopsys ARC處理器聯(lián)合培訓(xùn)中心”。

發(fā)表于：2014/3/31

基于PSoC的數(shù)字電壓表設(shè)計(jì)

采用Cypress公司生產(chǎn)的PSoC3芯片實(shí)現(xiàn)了一個(gè)數(shù)字電壓表的設(shè)計(jì)。設(shè)計(jì)使用芯片集成的A/D轉(zhuǎn)換模塊完成模數(shù)轉(zhuǎn)換，并且通過程序調(diào)用讀取相應(yīng)的數(shù)字量及芯片強(qiáng)大的LCD顯示模塊，將轉(zhuǎn)換后的數(shù)字量和相應(yīng)的模擬量顯示出來。本設(shè)計(jì)具有硬件設(shè)計(jì)簡單、軟件設(shè)計(jì)圖形化、可以充分利用PSoC提供的固件元件的優(yōu)點(diǎn)。

發(fā)表于：2014/3/31

紅色颶風(fēng)來襲，F(xiàn)PGA開發(fā)板Nano2免費(fèi)試用

紅色颶風(fēng)NANO二代嵌入式開發(fā)套件核心芯片采用Xilinx Spartan6系列XC6SLX16 作為核心處理器，板卡集成10/100M百兆網(wǎng)PHY、 DDR3存儲、USB2.0接口，包含PMOD擴(kuò)展，和RM3通用擴(kuò)展接口，方便用戶進(jìn)行Verilog設(shè)計(jì)和Microblaze軟核系統(tǒng)級開發(fā)。硬件設(shè)計(jì)精小，非常適合于多媒體、自動化控制、通信領(lǐng)域以及高校教育領(lǐng)域。ChinaAET特聯(lián)合北京威視銳科技有限公司為該開發(fā)套件提供測評！由招募的5名測評志愿者進(jìn)行測評。

發(fā)表于：2014/3/31

Altera與Intel進(jìn)一步加強(qiáng)合作，開發(fā)多管芯器件

Altera與Intel一起工作開發(fā)多管芯器件，在一個(gè)封裝中高效的集成了單片14 nm Stratix 10 FPGA和SoC與其他先進(jìn)組件，包括DRAM、SRAM、ASIC、處理器和模擬組件。使用高性能異構(gòu)多管芯互聯(lián)技術(shù)來實(shí)現(xiàn)集成。Altera的異構(gòu)多管芯器件具有傳統(tǒng)2.5和3D方法的優(yōu)勢，而且成本更低。器件將解決性能、存儲器帶寬和散熱等影響通信、高性能計(jì)算、廣播和軍事領(lǐng)域高端應(yīng)用所面臨的難題。

發(fā)表于：2014/3/27

基于FPGA和單片機(jī)的守時(shí)系統(tǒng)設(shè)計(jì)

介紹守時(shí)系統(tǒng)的重要作用及其發(fā)展現(xiàn)狀，分析了守時(shí)系統(tǒng)發(fā)展過程中遇到的一些問題，設(shè)計(jì)了一個(gè)以GPS/北斗信號作為時(shí)標(biāo)的守時(shí)系統(tǒng)。采用雙恒溫槽的恒溫晶振MV180作為系統(tǒng)的輸入時(shí)鐘，使用單片機(jī)控制DAC7512對其頻率進(jìn)行調(diào)整。首先，系統(tǒng)對調(diào)整后的本地時(shí)鐘信號進(jìn)行分頻處理，再與GPS/北斗接收到的標(biāo)準(zhǔn)秒信號進(jìn)行比較，通過FPGA和單片機(jī)對分頻后的信號進(jìn)行相位的調(diào)整，最終輸出標(biāo)準(zhǔn)秒脈沖信號，從而快速獲得高精度的時(shí)間基準(zhǔn)，并能在GPS/北斗失鎖后對該信號進(jìn)行保持，實(shí)現(xiàn)時(shí)間同步。

發(fā)表于：2014/3/26

Altera加入IBM OpenPOWER聯(lián)盟，支持下一代數(shù)據(jù)中心的開發(fā)

Altera公司(Nasdaq: ALTR)今天宣布加入IBM OpenPOWER聯(lián)盟——基于IBM POWER微處理器體系結(jié)構(gòu)的開放開發(fā)聯(lián)盟。Altera將與IBM以及其他OpenPOWER聯(lián)盟成員合作，開發(fā)高性能計(jì)算解決方案，這些方案集成了用于下一代數(shù)據(jù)中心的IBM POWER CPU和Altera基于FPGA的加速技術(shù)。

發(fā)表于：2014/3/26

基于CY7C68013A的USB2.0高速接口設(shè)計(jì)

為了充分利用USB2.0的帶寬，解決數(shù)據(jù)傳輸時(shí)存在的速度瓶頸問題，提出了一種基于CY7C68013A的USB2.0高速接口設(shè)計(jì)方法。采用CY7C68013A的SLAVE FIFO工作模式，芯片內(nèi)部CPU不參與數(shù)據(jù)傳輸，F(xiàn)PGA設(shè)計(jì)的外部控制電路直接讀寫芯片內(nèi)部FIFO，有效避免了內(nèi)部CPU參與數(shù)據(jù)傳輸時(shí)帶來的時(shí)間開銷，從而提高了傳輸速度。

發(fā)表于：2014/3/25

基于FPGA的激光陀螺信號高速解調(diào)濾波設(shè)計(jì)

在FPGA中實(shí)現(xiàn)DSP和計(jì)算機(jī)常用的IEEE單精度32位浮點(diǎn)表示方式，通過模塊化設(shè)計(jì)，能夠進(jìn)行相關(guān)的浮點(diǎn)加法和乘法操作。利用內(nèi)部邏輯單元、乘法器、ROM、RAM等資源，經(jīng)過正確的邏輯控制和可靠的時(shí)序設(shè)計(jì)，設(shè)計(jì)了一個(gè)能對激光陀螺信號進(jìn)行高速、精確濾波的專用濾波器，并且更簡便實(shí)現(xiàn)后續(xù)DSP或計(jì)算機(jī)對濾波數(shù)據(jù)的格式處理。

發(fā)表于：2014/3/20

雙基地雷達(dá)目標(biāo)速度計(jì)算的FPGA實(shí)現(xiàn)

為了解決雙基地雷達(dá)目標(biāo)速度計(jì)算復(fù)雜的問題，基于CORDIC算法并利用FPGA設(shè)計(jì)了雙基地雷達(dá)目標(biāo)速度計(jì)算模塊。仿真結(jié)果表明，所設(shè)計(jì)的雙基地雷達(dá)目標(biāo)速度計(jì)算模塊計(jì)算精度高，工作速度快，資源消耗少，能很好地應(yīng)用于雙基地雷達(dá)中。

發(fā)表于：2014/3/19