国产无遮挡18禁无码麻豆,国产成人免费视频精品一区二区

頭條

Altera被曝將易主銀湖資本

Altera被曝將易主銀湖資本

2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報(bào)道稱(chēng)私募巨頭銀湖資本（Silver Lake Management）正與英特爾進(jìn)行深入談判，計(jì)劃收購(gòu)其可編程芯片部門(mén) Altera 的多數(shù)股權(quán)。

美高森美推出安全啟動(dòng)參考設(shè)計(jì) 實(shí)現(xiàn)用于嵌入式系統(tǒng)的FPGA-Based Root-of-Trust解決方案

致力于提供功率、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)發(fā)布用于嵌入式微處理器的全新FPGA-based安全啟動(dòng)參考設(shè)計(jì)。這款新型參考設(shè)計(jì)使用了主流SmartFusion®2 SoC FPGA中的先進(jìn)安全特性，在嵌入式系統(tǒng)中安全地啟動(dòng)任何應(yīng)用處理器，并且確保處理器代碼在執(zhí)行期間是可信任的。這樣，應(yīng)用程序便可在安全啟動(dòng)的處理器上運(yùn)行，從而將信任擴(kuò)展到其系統(tǒng)和其它連接的系統(tǒng)中。

發(fā)表于：2/24/2014

Xilinx針對(duì)毫米波應(yīng)用推出1.6Gbps低功耗低成本小型基站回程調(diào)制解調(diào)器SmartCORE IP

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)日前針對(duì)毫米波應(yīng)用宣布推出1.6Gbps低功耗、低成本小型基站回程調(diào)制解調(diào)器IP。賽靈思256 QAM毫米波調(diào)制解調(diào)器解決方案支持點(diǎn)對(duì)點(diǎn)和單點(diǎn)對(duì)多點(diǎn)視距通信，可滿(mǎn)足60GHz和80GHz市場(chǎng)需求。

發(fā)表于：2/24/2014

Xilinx推出Smarter無(wú)線(xiàn)電解決方案滿(mǎn)足新一代LTE與多載波GSM平臺(tái)性能需求

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出多款Smarter無(wú)線(xiàn)電解決方案，能有效滿(mǎn)足新一代LTE和多載波GSM（MC-GSM）平臺(tái)所需的性能、功耗及成本需求。這些擁有峰值因數(shù)抑制（CFR）和數(shù)字預(yù)失真（DPD）功能的全新解決方案是Xilinx® SmartCORE? IP系列的一部分，提供高達(dá)50%的無(wú)線(xiàn)電效率，可為網(wǎng)絡(luò)運(yùn)營(yíng)商節(jié)省數(shù)千萬(wàn)美元的運(yùn)營(yíng)成本。

發(fā)表于：2/21/2014

多碼率、多碼長(zhǎng)LDPC譯碼器的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)IEEE802.16e標(biāo)準(zhǔn)，基于層譯碼算法（TDMP）提出了一種適用于多碼率、多碼長(zhǎng)的LDPC碼譯碼器結(jié)構(gòu)。該譯碼器采用半并行化和流水線(xiàn)設(shè)計(jì)，可以在保證電路靈活性的同時(shí)提高譯碼吞吐量。利用Xilinx公司的ISE工具進(jìn)行綜合仿真，使用的FPGA芯片為Virtex4-xc4vfx12-sf363-12，最大工作頻率為170.278 MHz，譯碼吞吐量可達(dá)到128.77 Mb/s。最后，通過(guò)搭建軟硬件協(xié)同驗(yàn)證平臺(tái)驗(yàn)證設(shè)計(jì)的正確性，并將驗(yàn)證的結(jié)果與Matlab仿真結(jié)果進(jìn)行了對(duì)比。

發(fā)表于：2/18/2014

可配置的通用線(xiàn)陣CCD驅(qū)動(dòng)電路的研究與設(shè)計(jì)

隨著CCD在圖像傳感和非接觸測(cè)量領(lǐng)域的深入應(yīng)用，人們對(duì)其精度和功耗等性能的要求日益提高。為設(shè)計(jì)出與之相匹配的驅(qū)動(dòng)電路以保證CCD輸出高質(zhì)量的圖像，在對(duì)兩種典型線(xiàn)陣CCD芯片性能分析的基礎(chǔ)上，研究并設(shè)計(jì)出一種可配置的通用線(xiàn)陣CCD驅(qū)動(dòng)電路芯片，為設(shè)計(jì)CCD驅(qū)動(dòng)電路提供了一種新思路。

發(fā)表于：2/18/2014

基于FPGA的雷達(dá)雜波速度譜圖的實(shí)現(xiàn)方法

在雷達(dá)信號(hào)處理中，為了對(duì)低速運(yùn)動(dòng)雜波進(jìn)行有效的抑制，研究了一種雜波速度譜圖的建立方法。此雜波速度譜圖的建立在FPGA中實(shí)現(xiàn)，通過(guò)對(duì)雷達(dá)實(shí)際回波數(shù)據(jù)在FPGA中的處理得到運(yùn)動(dòng)雜波速度圖。實(shí)驗(yàn)結(jié)果表明，該方法設(shè)計(jì)出的雜波速度譜圖與仿真結(jié)果一致，可以有效地抑制靜止和慢速運(yùn)動(dòng)的雜波。并且由于超大規(guī)模可編程器件的高效處理能力，使其工程實(shí)現(xiàn)方便、靈活，具有很強(qiáng)的實(shí)用性。

發(fā)表于：2/18/2014

基于EAPR的局部動(dòng)態(tài)自重構(gòu)系統(tǒng)的實(shí)現(xiàn)

在早期獲取部分可重構(gòu)EAPR（Early Access Partial Reconfiguration）方法的基礎(chǔ)上，研究實(shí)現(xiàn)局部動(dòng)態(tài)自重構(gòu)系統(tǒng)的方法和流程。設(shè)計(jì)的系統(tǒng)有兩個(gè)可重構(gòu)區(qū)域，每個(gè)區(qū)域有兩個(gè)重構(gòu)模塊，利用Virtex-4上集成的PowerPC硬核微處理器控制內(nèi)部配置訪問(wèn)端口ICAP（Internal Configuration Access Port）完成自重構(gòu)。通過(guò)在Xilinx ML403開(kāi)發(fā)板上進(jìn)行驗(yàn)證，實(shí)現(xiàn)了系統(tǒng)的自重構(gòu)功能。系統(tǒng)對(duì)部分資源的分時(shí)復(fù)用提高了系統(tǒng)的資源利用率，高的配置速率縮短了系統(tǒng)的配置時(shí)間。

發(fā)表于：2/18/2014

萊迪思半導(dǎo)體將在國(guó)際嵌入式系統(tǒng)展上演示新的USB3和HMI解決方案并發(fā)表關(guān)于MIPI接口的報(bào)告

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）將在2月25日至27日于德國(guó)紐倫堡舉辦的國(guó)際嵌入式系統(tǒng)展覽會(huì)（Embedded World Exhibition and Conference）上演示新的USB3和人機(jī)界面（HMI）解決方案，并將討論嵌入式設(shè)計(jì)師如何使用低功耗、低成本FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）克服實(shí)現(xiàn)MIPI接口時(shí)面臨的挑戰(zhàn)。

發(fā)表于：2/17/2014

意法半導(dǎo)體（ST）以創(chuàng)新的功率封裝技術(shù)開(kāi)發(fā)更小、更耐用的650V和800V MOSFET

意法半導(dǎo)體將兩項(xiàng)新的封裝技術(shù)應(yīng)用到三個(gè)先進(jìn)的高壓功率MOFET系列產(chǎn)品，讓充電器、太陽(yáng)能微逆變器和計(jì)算機(jī)電源等注重節(jié)能的設(shè)備變得更緊湊、更穩(wěn)健、更可靠。

發(fā)表于：2/17/2014

e絡(luò)盟推出賽普拉斯超低功耗PSoC 1開(kāi)發(fā)套件用于低成本電池供電應(yīng)用

e絡(luò)盟日前宣布提供一款來(lái)自賽普拉斯PSoC® 1系列的新型低功耗、低成本器件。該獨(dú)有套件采用賽普拉斯新型低功耗PSoC1器件（型號(hào)為CY8C24x93），通過(guò)超低功耗及低引腳數(shù)配置即可實(shí)現(xiàn)PSoC功能。亞太區(qū)用戶(hù)現(xiàn)可通過(guò)e絡(luò)盟購(gòu)買(mǎi)該套件，售價(jià)為22.5美元。

發(fā)表于：2/17/2014