精品成在人线av无码免费看,免费看黄色的网站

頭條

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

基于FPGA的數(shù)字秒表設計與實現(xiàn)

在Quartus II軟件平臺的基礎上，基于VHDL語言及圖形輸入，采用FPGA設計了一款數(shù)字秒表，同時，給出了數(shù)字秒表系統(tǒng)設計方案及各個功能模塊的設計原理。通過對系統(tǒng)進行編譯、仿真，并下載到Cyclone系列EP2C5Q208C8器件中進行測試，結果表明，本設計能實現(xiàn)計時顯示、啟停、復位及計時溢出報警功能。

發(fā)表于：2014/5/9

Altera客戶樹立業(yè)界里程碑——采用Stratix 10 FPGA和SoC，內核性能提高了兩倍

Altera公司(Nasdaq: ALTR)今天宣布，與前一代高性能可編程器件相比，Stratix® 10 FPGA和SoC客戶設計的內核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個市場領域密切合作，使用Stratix 10性能評估工具測試了他們的下一代設計?？蛻羲w會到的FPGA內核性能突破源自Intel 14 nm三柵極工藝技術以及革命性的Stratix 10 HyperFlex?體系結構。

發(fā)表于：2014/5/7

Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP將面積縮小高達50％

新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）今日宣布：通過推出全新的DesignWare®USB femtoPHY系列IP，已將USB PHY的實現(xiàn)面積縮小多達50％；從而可在28nm和14/16nmFinFET工藝節(jié)點上，將USB PHY設計的片芯占用面積和成本降至最低。采用28nm和14nm FinFET硅工藝的DesignWare USB femtoPHY已展示出穩(wěn)固的性能，使設計師能夠在先進工藝技術節(jié)點上實現(xiàn)該IP，同時降低系統(tǒng)級芯片（SoC）設計風險。

發(fā)表于：2014/5/7

可變帶寬的多級濾波器數(shù)字下變頻設計

介紹了一種基于多級濾波器結構、帶寬可變的數(shù)字下變頻設計。通過對數(shù)字下變頻結構原理的說明和Matlab仿真驗證，得到不同帶寬下的FIR濾波器系數(shù)組；進一步通過Xilinx的FPGA芯片實現(xiàn)了整個數(shù)字下變頻結構設計。

發(fā)表于：2014/4/30

賽靈思SDNet十年耕耘助SDN實現(xiàn)飛躍

前不久，賽靈思共邀中國SDN專委會執(zhí)行副主任、清華大學畢軍教授在京召開新聞發(fā)布會，介紹其全新SDNet軟件定義規(guī)范環(huán)境，推出一種定義網絡硬件的新方法，實現(xiàn)“軟”定義網絡解決方案。

發(fā)表于：2014/4/30

基于FPGA+PWM的多路信號發(fā)生器設計

基于運放的信號發(fā)生器精度低且穩(wěn)定性和可調節(jié)性差，而基于DDS的信號發(fā)生器則成本高、電路復雜。為此提出了基于FPGA+PWM的多路信號發(fā)生器設計方法。該方法硬件上無需DAC與多路模擬開關，由FPGA產生調制輸出波形信號所需的PWM脈沖波，經二階低通濾波和放大電路后即可得到所需波形信號。實驗證明，該多路信號發(fā)生器幅值分辨率高，頻率精度高，且具有良好的直流性能，各通道可獨立產生三角波、鋸齒波、正弦波、方波且輸出穩(wěn)定。且其成本低，設計靈活，可擴展性強，可應用于各種場合。

發(fā)表于：2014/4/29

可編程Viterbi譯碼器設計與實現(xiàn)

卷積編碼作為一種優(yōu)秀的信道編碼方式，已被廣泛應用在衛(wèi)星通信和無線通信系統(tǒng)中。在它所對應的譯碼方式中，Viterbi譯碼性能較優(yōu)。Viterbi譯碼是一種最大似然譯碼算法，不僅譯碼速度快，而且其硬件實現(xiàn)簡單。提出了一種專用指令集處理器架構，能夠支持多種約束長度的Viterbi譯碼，為通信系統(tǒng)在信道編解碼方面做出了有益的嘗試。設計了專用的處理器架構，并對（2，1，7）格式的編碼進行了ASIC實現(xiàn)，對兩種設計的性能進行了對比，可編程Viterbi譯碼器的最大工作頻率為123 MHz。

發(fā)表于：2014/4/29

[Q&A]Xilinx采用全新軟件定義規(guī)范環(huán)境實現(xiàn)“軟”定義網絡常見問題與答案

賽靈思宣布推出業(yè)界首款“軟”定義網絡(“Softly” Defined Network，SDNet)解決方案，將可編程能力和智能化功能從控制層擴展至數(shù)據層。全新SDNet軟件定義規(guī)范環(huán)境可實現(xiàn)可編程數(shù)據層功能設計，而且功能規(guī)范可自動編譯到賽靈思的All Programmable FPGA和SoC中。

發(fā)表于：2014/4/29

Xilinx推出首款“軟”定義網絡解決方案

All Programmable技術和器件的全球領先企業(yè)賽靈思公司今天在拉斯維加斯舉行的Interop2014 網絡通訊展會上宣布推出業(yè)界首款“軟”定義網絡(“Softly” Defined Networks)解決方案，將可編程能力和智能化功能從控制層擴展至數(shù)據層。全新SDNet軟件定義規(guī)范環(huán)境可實現(xiàn)可編程數(shù)據層功能設計，而且功能規(guī)范可自動編譯到賽靈思的All Programmable FPGA和SoC中。

發(fā)表于：2014/4/29

全集成射頻發(fā)射芯片測試及LED遙控的實現(xiàn)

介紹了一種自主研發(fā)的全集成315 MHz/433 MHz射頻發(fā)射芯片的結構、工作原理及芯片測試方案，用測試板上的跳線進行地址編碼，芯片編碼電路的振蕩及控制信號由FPGA產生，采用超再生接收電路構成LED開關遙控控制系統(tǒng)。測試結果表明，輸出功率為9.30 dBm，頻率偏差小于0.2%，達到設計要求，可為企業(yè)提供一種低成本LED控制系統(tǒng)方案，具有較高的應用價值。

發(fā)表于：2014/4/29