頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 京微雅格国内首款低功耗FPGA芯片CME-HR（黄河）系列亮相！ 经过多年的技术积累，京微雅格适时推出了黄河系列CAP（可编程应用平台）HR系列，以迎合低功耗，小封装及灵活的应用场景需求。目前京微雅格HR系列芯片已经能够提供EVB，预计今年第三季度大规模量产。 發(fā)表于：2014/5/23 以太网超声探伤数据处理电路设计 随着超声探伤技术的发展，探伤数据处理的高速化和网络化已成为一种趋势。介绍了一种超声探伤回波信号处理的方法，采用Altera公司的Cyclone IV系列FPGA与以太网硬件协议栈芯片W5300，并结合高速数据压缩器，设计了一种基于以太网的多通道高速数据处理电路。给出了数据压缩器的设计原理及网络数据传输模块的设计方法，阐明了系统各模块的工作方式，并给出测试结果，实现了一种高速、高稳定性的数据处理电路。 發(fā)表于：2014/5/21 Android终端及FPGA控制的智能家居系统 针对智能家居的应用需要和智能手机的日益普及，设计并实现了一个以Android手机作为遥控终端及FPGA为主控中心的智能家居系统，该系统利用蓝牙进行通信，应用多种传感器，实现视频监控、学习型红外遥控、温湿度采集、振动检测以及GSM远程报警等功能，从而满足用户的需求并达到一种智能控制的效果。该系统使用方便、操作简单、易于扩展。 發(fā)表于：2014/5/16 东芝将改建日本四日市第2晶圆厂，以向3D NAND技术过渡 东芝公司(Toshiba Corporation, TOKYO:6502)今天宣布，该公司将拆除四日市业务部(Yokkaichi Operations)生产基地的2号半导体生产厂(Fab 2)，并在同一地点新建晶圆厂。Fab 2是该公司位于日本三重县的NAND闪存制造厂。为共同投资新厂房，东芝还与闪迪公司(SanDisk, NASDAQ: SNDK)签署了一份不具约束力的谅解备忘录。新建晶圆厂的主要目的旨在提供生产空间，以便将现有的东芝和闪迪2D NAND产能从2016年开始向3D NAND进行转化。 發(fā)表于：2014/5/16 Xilinx首批Virtex UltraScale FPGA发货 将业界唯一20nm高端产品系列单芯片应用扩至500G All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布首批Virtex® UltraScale™ VU095 All Programmable FPGA已经开始向客户发货，并将业界唯一20nm高端产品系列扩展至单芯片400G和500G应用。 發(fā)表于：2014/5/14 基于FPGA的数字秒表设计与实现 在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。 發(fā)表于：2014/5/9 Altera客户树立业界里程碑——采用Stratix 10 FPGA和SoC，内核性能提高了两倍 Altera公司(Nasdaq: ALTR)今天宣布，与前一代高性能可编程器件相比，Stratix® 10 FPGA和SoC客户设计的内核性能成功提高了两倍。Altera与几家早期试用客户在多个市场领域密切合作，使用Stratix 10性能评估工具测试了他们的下一代设计。客户所体会到的FPGA内核性能突破源自Intel 14 nm三栅极工艺技术以及革命性的Stratix 10 HyperFlex™体系结构。 發(fā)表于：2014/5/7 Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP将面积缩小高达50％ 新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）今日宣布：通过推出全新的DesignWare®USB femtoPHY系列IP，已将USB PHY的实现面积缩小多达50％；从而可在28nm和14/16nmFinFET工艺节点上，将USB PHY设计的片芯占用面积和成本降至最低。采用28nm和14nm FinFET硅工艺的DesignWare USB femtoPHY已展示出稳固的性能，使设计师能够在先进工艺技术节点上实现该IP，同时降低系统级芯片（SoC）设计风险。 發(fā)表于：2014/5/7 可变带宽的多级滤波器数字下变频设计 介绍了一种基于多级滤波器结构、带宽可变的数字下变频设计。通过对数字下变频结构原理的说明和Matlab仿真验证，得到不同带宽下的FIR滤波器系数组；进一步通过Xilinx的FPGA芯片实现了整个数字下变频结构设计。 發(fā)表于：2014/4/30 赛灵思SDNet十年耕耘 助SDN实现飞跃 前不久，赛灵思共邀中国SDN专委会执行副主任、清华大学毕军教授在京召开新闻发布会，介绍其全新SDNet软件定义规范环境，推出一种定义网络硬件的新方法，实现“软”定义网络解决方案。 發(fā)表于：2014/4/30 <…209210211212213214215216217218…>
