123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

Xilinx和Open-Silicon聯(lián)合推出面向All Programmable FPGA的HMC控制器IP

美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX) 于今天攜手同為混合記憶體立方體聯(lián)盟(HMCC)組織創(chuàng)始成員的Open-Silicon公司宣布推出面向賽靈思Virtex®-7 FPGA的混合存儲立方體(HMC) 控制器IP。Virtex-7 FPGA的高性能特性使系統(tǒng)開發(fā)人員能夠充分利用HMC的超高存儲頻寬以及主機端IP，這不僅能夠?qū)崿F(xiàn)1 Tb/s串列頻寬,同時還可加速產(chǎn)品上市進程。

發(fā)表于：2014/4/22

全光纖電流互感器控制電路設(shè)計

論述了全光纖電流互感器檢測和控制原理，以單片F(xiàn)PGA為控制核心設(shè)計了全光纖電流互感器信號檢測與控制硬件電路，并對關(guān)鍵部件指標(biāo)和檢測控制方法進行了分析和討論。結(jié)合前端光纖電流傳感頭搭建了全光纖電流互感器裝置。經(jīng)實驗測試，其在額定一次電流100 A～4 000 A范圍內(nèi)均實現(xiàn)了0.2 S級測量準(zhǔn)確度，滿足電力電網(wǎng)對電流互感器測量準(zhǔn)確度的要求。

發(fā)表于：2014/4/22

Altera公司與臺積公司攜手合作采用先進封裝技術(shù)打造Arria 10 FPGA與 SoC

Altera公司與臺積公司今日共同宣布雙方攜手合作采用臺積公司擁有專利的細(xì)間距銅凸塊封裝技術(shù)為Altera公司打造20 nm Arria® 10 FPGA與SoC，Altera公司成為首家采用此先進封裝技術(shù)進行量產(chǎn)的公司，成功提升其20 nm器件系列的質(zhì)量、可靠性和效能。

發(fā)表于：2014/4/21

基于CPCI的車載多通道調(diào)試系統(tǒng)

車載設(shè)備在開發(fā)和調(diào)試過程中需要對設(shè)備的運行狀態(tài)進行檢測。在車運行狀態(tài)下實現(xiàn)設(shè)備內(nèi)部變量的檢測和調(diào)試信號的產(chǎn)生往往比較麻煩。文中提出的車載多通道調(diào)試系統(tǒng)是一種基于CPCI總線的嵌入式調(diào)試系統(tǒng)，它可以根據(jù)系統(tǒng)需求將設(shè)備內(nèi)部變量的狀態(tài)轉(zhuǎn)換成模擬量信號實時輸出，方便對設(shè)備工況的檢測。同時，車載多通道調(diào)試系統(tǒng)可以輸出設(shè)定波形和頻率的調(diào)試波形，方便對系統(tǒng)的調(diào)試。

發(fā)表于：2014/4/21

萊迪思FPGA產(chǎn)品被谷歌ATAP團隊采用，應(yīng)用于Project Ara模塊化智能手機原型機

萊迪思半導(dǎo)體公司近日宣布谷歌的“先進技術(shù)和項目（ATAP）”團隊已經(jīng)在雄心勃勃的Project Ara計劃中采用了萊迪思的FPGA產(chǎn)品，旨在提供世界上第一款模塊化智能手機，擁有各種模塊可供用戶進行配置。模塊開發(fā)者工具包（MDK）已從上周起對開發(fā)者開放，該工具包也是今天Project Ara模塊開發(fā)者大會（Project Ara Modular Developers Conference）的主題，包含用于可移除模塊的參考設(shè)計以及Project Ara中手機基本骨架間關(guān)鍵互連的萊迪思FPGA產(chǎn)品。

發(fā)表于：2014/4/21

谷歌Project Ara手機原型機采用萊迪思FPGA產(chǎn)品

萊迪思的FPGA產(chǎn)品為Project Ara的第一款原型機提供關(guān)鍵的互連功能，加速手機模塊的開發(fā)進程

發(fā)表于：2014/4/18

基于FPGA的高清AVS熵編碼硬件設(shè)計

為實現(xiàn)高清AVS熵編碼硬件設(shè)計，通過對算法模塊進行分析，將碼表切換、碼字計算和指數(shù)哥倫布編碼設(shè)計成流水線并行處理單元。利用并行zig-zag掃描，加快了處理速度。同時采用組合邏輯實現(xiàn)碼表查找，設(shè)計碼長確定器，節(jié)省了硬件資源。

發(fā)表于：2014/4/16

萊迪思打破陳規(guī)發(fā)布適用于小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入和視頻等大批量應(yīng)用的ECP5 FPGA產(chǎn)品系列

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出ECP5?產(chǎn)品系列，面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入、工業(yè)視頻等大批量應(yīng)用。ECP5產(chǎn)品系列“打破陳規(guī)”，提供基于SERDES的解決方案，幫助設(shè)計者快速添加功能和特性輔助ASIC和ASSP設(shè)計，降低開發(fā)風(fēng)險，迅速克服產(chǎn)品上市時間帶來的挑戰(zhàn)。

發(fā)表于：2014/4/16

賽靈思攜三大法寶劍指160億美元目標(biāo)市場

賽靈思繼2013年11月初發(fā)貨業(yè)界首款20 nm芯片Kintex UltraScale后，繼續(xù)積極推動其UltraScale器件的發(fā)貨進程，于2013年12月10宣布已提供有關(guān)Kintex中端和Virtex高端20 nm UltraScale系列的詳細(xì)器件選型表、產(chǎn)品技術(shù)文檔、設(shè)計工具及方法支持。

發(fā)表于：2014/4/14

基于FPGA的PN碼捕獲和跟蹤技術(shù)的研究與實現(xiàn)

研究了在直接序列擴頻通信中基于FPGA的基帶PN碼（擴頻碼）的捕獲跟蹤技術(shù)。在PN碼解調(diào)中，介紹了串并混合的捕獲方案和基于遲早門的跟蹤方案。以Quartus II作為平臺采用Verilog HDL的硬件描述語言進行設(shè)計，并進行了Modelsim的仿真測試，最終下載到具體FPGA器件進行了基帶的傳輸測試。

發(fā)表于：2014/4/10