頭條 AMD慶祝賽靈思成立40周年 40 年前,賽靈思(Xilinx)推出了一種革命性的設(shè)備,讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列(FPGA)使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行,而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題,設(shè)備可以在那里重新編程。 最新資訊 華中科技大學(xué)與Synopsys攜手建立ARC處理器聯(lián)合培訓(xùn)中心 為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.,納斯達克股票市場代碼:SNPS)日前宣布:Synopsys和華中科技大學(xué)達成合作協(xié)議,雙方攜手建立“華中科技大學(xué)---Synopsys ARC處理器聯(lián)合培訓(xùn)中心”。 發(fā)表于:3/31/2014 基于PSoC的數(shù)字電壓表設(shè)計 采用Cypress公司生產(chǎn)的PSoC3芯片實現(xiàn)了一個數(shù)字電壓表的設(shè)計。設(shè)計使用芯片集成的A/D轉(zhuǎn)換模塊完成模數(shù)轉(zhuǎn)換,并且通過程序調(diào)用讀取相應(yīng)的數(shù)字量及芯片強大的LCD顯示模塊,將轉(zhuǎn)換后的數(shù)字量和相應(yīng)的模擬量顯示出來。本設(shè)計具有硬件設(shè)計簡單、軟件設(shè)計圖形化、可以充分利用PSoC提供的固件元件的優(yōu)點。 發(fā)表于:3/31/2014 紅色颶風(fēng)來襲,F(xiàn)PGA開發(fā)板Nano2免費試用 紅色颶風(fēng)NANO二代嵌入式開發(fā)套件核心芯片采用Xilinx Spartan6系列XC6SLX16 作為核心處理器,板卡集成10/100M百兆網(wǎng)PHY、 DDR3存儲、USB2.0接口,包含PMOD擴展,和RM3通用擴展接口,方便用戶進行Verilog設(shè)計和Microblaze軟核系統(tǒng)級開發(fā)。硬件設(shè)計精小,非常適合于多媒體、自動化控制、通信領(lǐng)域以及高校教育領(lǐng)域。ChinaAET特聯(lián)合北京威視銳科技有限公司為該開發(fā)套件提供測評!由招募的5名測評志愿者進行測評。 發(fā)表于:3/31/2014 Altera與Intel進一步加強合作,開發(fā)多管芯器件 Altera與Intel一起工作開發(fā)多管芯器件,在一個封裝中高效的集成了單片14 nm Stratix 10 FPGA和SoC與其他先進組件,包括DRAM、SRAM、ASIC、處理器和模擬組件。使用高性能異構(gòu)多管芯互聯(lián)技術(shù)來實現(xiàn)集成。Altera的異構(gòu)多管芯器件具有傳統(tǒng)2.5和3D方法的優(yōu)勢,而且成本更低。器件將解決性能、存儲器帶寬和散熱等影響通信、高性能計算、廣播和軍事領(lǐng)域高端應(yīng)用所面臨的難題。 發(fā)表于:3/27/2014 基于FPGA和單片機的守時系統(tǒng)設(shè)計 介紹守時系統(tǒng)的重要作用及其發(fā)展現(xiàn)狀,分析了守時系統(tǒng)發(fā)展過程中遇到的一些問題,設(shè)計了一個以GPS/北斗信號作為時標(biāo)的守時系統(tǒng)。采用雙恒溫槽的恒溫晶振MV180作為系統(tǒng)的輸入時鐘,使用單片機控制DAC7512對其頻率進行調(diào)整。首先,系統(tǒng)對調(diào)整后的本地時鐘信號進行分頻處理,再與GPS/北斗接收到的標(biāo)準(zhǔn)秒信號進行比較,通過FPGA和單片機對分頻后的信號進行相位的調(diào)整,最終輸出標(biāo)準(zhǔn)秒脈沖信號,從而快速獲得高精度的時間基準(zhǔn),并能在GPS/北斗失鎖后對該信號進行保持,實現(xiàn)時間同步。 發(fā)表于:3/26/2014 Altera加入IBM OpenPOWER聯(lián)盟,支持下一代數(shù)據(jù)中心的開發(fā) Altera公司(Nasdaq: ALTR)今天宣布加入IBM OpenPOWER聯(lián)盟——基于IBM POWER微處理器體系結(jié)構(gòu)的開放開發(fā)聯(lián)盟。Altera將與IBM以及其他OpenPOWER聯(lián)盟成員合作,開發(fā)高性能計算解決方案,這些方案集成了用于下一代數(shù)據(jù)中心的IBM POWER CPU和Altera基于FPGA的加速技術(shù)。 發(fā)表于:3/26/2014 基于CY7C68013A的USB2.0高速接口設(shè)計 為了充分利用USB2.0的帶寬,解決數(shù)據(jù)傳輸時存在的速度瓶頸問題,提出了一種基于CY7C68013A的USB2.0高速接口設(shè)計方法。采用CY7C68013A的SLAVE FIFO工作模式,芯片內(nèi)部CPU不參與數(shù)據(jù)傳輸,F(xiàn)PGA設(shè)計的外部控制電路直接讀寫芯片內(nèi)部FIFO,有效避免了內(nèi)部CPU參與數(shù)據(jù)傳輸時帶來的時間開銷,從而提高了傳輸速度。 發(fā)表于:3/25/2014 基于FPGA的激光陀螺信號高速解調(diào)濾波設(shè)計 在FPGA中實現(xiàn)DSP和計算機常用的IEEE單精度32位浮點表示方式,通過模塊化設(shè)計,能夠進行相關(guān)的浮點加法和乘法操作。利用內(nèi)部邏輯單元、乘法器、ROM、RAM等資源,經(jīng)過正確的邏輯控制和可靠的時序設(shè)計,設(shè)計了一個能對激光陀螺信號進行高速、精確濾波的專用濾波器,并且更簡便實現(xiàn)后續(xù)DSP或計算機對濾波數(shù)據(jù)的格式處理。 發(fā)表于:3/20/2014 雙基地雷達目標(biāo)速度計算的FPGA實現(xiàn) 為了解決雙基地雷達目標(biāo)速度計算復(fù)雜的問題,基于CORDIC算法并利用FPGA設(shè)計了雙基地雷達目標(biāo)速度計算模塊。仿真結(jié)果表明,所設(shè)計的雙基地雷達目標(biāo)速度計算模塊計算精度高,工作速度快,資源消耗少,能很好地應(yīng)用于雙基地雷達中。 發(fā)表于:3/19/2014 基于OpenCL的FPGA設(shè)計優(yōu)化方法研究 FPGA因其強大的運算能力成為了眾多高性能應(yīng)用的最佳選擇,但其傳統(tǒng)的開發(fā)方法存在門檻高、周期長等眾多不足。OpenCL作為跨平臺的開發(fā)語言,為FPGA提供了一種全新的開發(fā)方法。此方法開發(fā)周期短、抽象層次高、可移植性強,彌補了傳統(tǒng)開發(fā)方式的不足。介紹了OpenCL開發(fā)FPGA的相關(guān)優(yōu)化方法,以矩陣乘法和QR分解為例,深入分析了各種優(yōu)化方法的優(yōu)缺點及適用情況。 發(fā)表于:3/17/2014 ?…211212213214215216217218219220…?