頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于PSoC的数字电压表设计 采用Cypress公司生产的PSoC3芯片实现了一个数字电压表的设计。设计使用芯片集成的A/D转换模块完成模数转换，并且通过程序调用读取相应的数字量及芯片强大的LCD显示模块，将转换后的数字量和相应的模拟量显示出来。本设计具有硬件设计简单、软件设计图形化、可以充分利用PSoC提供的固件元件的优点。 發(fā)表于：2014/3/31 红色飓风来袭，FPGA开发板Nano2免费试用 红色飓风NANO二代嵌入式开发套件核心芯片采用Xilinx Spartan6系列XC6SLX16 作为核心处理器，板卡集成10/100M百兆网PHY、 DDR3存储、USB2.0接口，包含PMOD扩展，和RM3通用扩展接口，方便用户进行Verilog设计和Microblaze软核系统级开发。硬件设计精小，非常适合于多媒体、自动化控制、通信领域以及高校教育领域。ChinaAET特联合北京威视锐科技有限公司为该开发套件提供测评！由招募的5名测评志愿者进行测评。 發(fā)表于：2014/3/31 Altera与Intel进一步加强合作，开发多管芯器件 Altera与Intel一起工作开发多管芯器件，在一个封装中高效的集成了单片14 nm Stratix 10 FPGA和SoC与其他先进组件，包括DRAM、SRAM、ASIC、处理器和模拟组件。使用高性能异构多管芯互联技术来实现集成。Altera的异构多管芯器件具有传统2.5和3D方法的优势，而且成本更低。器件将解决性能、存储器带宽和散热等影响通信、高性能计算、广播和军事领域高端应用所面临的难题。 發(fā)表于：2014/3/27 基于FPGA和单片机的守时系统设计 介绍守时系统的重要作用及其发展现状，分析了守时系统发展过程中遇到的一些问题，设计了一个以GPS/北斗信号作为时标的守时系统。采用双恒温槽的恒温晶振MV180作为系统的输入时钟，使用单片机控制DAC7512对其频率进行调整。首先，系统对调整后的本地时钟信号进行分频处理，再与GPS/北斗接收到的标准秒信号进行比较，通过FPGA和单片机对分频后的信号进行相位的调整，最终输出标准秒脉冲信号，从而快速获得高精度的时间基准，并能在GPS/北斗失锁后对该信号进行保持，实现时间同步。 發(fā)表于：2014/3/26 Altera加入IBM OpenPOWER联盟，支持下一代数据中心的开发 Altera公司(Nasdaq: ALTR)今天宣布加入IBM OpenPOWER联盟——基于IBM POWER微处理器体系结构的开放开发联盟。Altera将与IBM以及其他OpenPOWER联盟成员合作，开发高性能计算解决方案，这些方案集成了用于下一代数据中心的IBM POWER CPU和Altera基于FPGA的加速技术。 發(fā)表于：2014/3/26 基于CY7C68013A的USB2.0高速接口设计 为了充分利用USB2.0的带宽，解决数据传输时存在的速度瓶颈问题，提出了一种基于CY7C68013A的USB2.0高速接口设计方法。采用CY7C68013A的SLAVE FIFO工作模式，芯片内部CPU不参与数据传输，FPGA设计的外部控制电路直接读写芯片内部FIFO，有效避免了内部CPU参与数据传输时带来的时间开销，从而提高了传输速度。 發(fā)表于：2014/3/25 基于FPGA的激光陀螺信号高速解调滤波设计 在FPGA中实现DSP和计算机常用的IEEE单精度32位浮点表示方式，通过模块化设计，能够进行相关的浮点加法和乘法操作。利用内部逻辑单元、乘法器、ROM、RAM等资源，经过正确的逻辑控制和可靠的时序设计，设计了一个能对激光陀螺信号进行高速、精确滤波的专用滤波器，并且更简便实现后续DSP或计算机对滤波数据的格式处理。 發(fā)表于：2014/3/20 双基地雷达目标速度计算的FPGA实现 为了解决双基地雷达目标速度计算复杂的问题，基于CORDIC算法并利用FPGA设计了双基地雷达目标速度计算模块。仿真结果表明，所设计的双基地雷达目标速度计算模块计算精度高，工作速度快，资源消耗少，能很好地应用于双基地雷达中。 發(fā)表于：2014/3/19 基于OpenCL的FPGA设计优化方法研究 FPGA因其强大的运算能力成为了众多高性能应用的最佳选择，但其传统的开发方法存在门槛高、周期长等众多不足。OpenCL作为跨平台的开发语言，为FPGA提供了一种全新的开发方法。此方法开发周期短、抽象层次高、可移植性强，弥补了传统开发方式的不足。介绍了OpenCL开发FPGA的相关优化方法，以矩阵乘法和QR分解为例，深入分析了各种优化方法的优缺点及适用情况。 發(fā)表于：2014/3/17 FPGA与ARM的无人机陀螺仪数据接口设计 在无人机系统与地面站通信过程中，机载陀螺仪姿态数据的高速产生与外部相对低速的无线数据模块传输的矛盾日益突出，严重制约着无人机的发展。针对这一问题，采用FPGA FIFO作为高速数据缓冲，提出一种基于FPGA内建FIFO的无人机陀螺仪前级通信接口。通过高速异步FIFO缓冲，将无人机陀螺仪姿态数据经由FPGA准确无误地发送给地面站，显著提高数据传输质量，实现了高速芯片与低速设备之间的通信。整个设计在实际应用中效果良好，数据稳定可靠，满足了低误码率与高稳定性的要求，以及无人机与地面站高速通信的需求，有着广阔的市场应用前景。 發(fā)表于：2014/3/14 <…213214215216217218219220221222…>
