国内精品人妻无码久久久影院导航,亚洲第一黄的网站,欧美色图一区二区三区

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于OpenCL的FPGA設(shè)計(jì)優(yōu)化方法研究

FPGA因其強(qiáng)大的運(yùn)算能力成為了眾多高性能應(yīng)用的最佳選擇，但其傳統(tǒng)的開(kāi)發(fā)方法存在門檻高、周期長(zhǎng)等眾多不足。OpenCL作為跨平臺(tái)的開(kāi)發(fā)語(yǔ)言，為FPGA提供了一種全新的開(kāi)發(fā)方法。此方法開(kāi)發(fā)周期短、抽象層次高、可移植性強(qiáng)，彌補(bǔ)了傳統(tǒng)開(kāi)發(fā)方式的不足。介紹了OpenCL開(kāi)發(fā)FPGA的相關(guān)優(yōu)化方法，以矩陣乘法和QR分解為例，深入分析了各種優(yōu)化方法的優(yōu)缺點(diǎn)及適用情況。

發(fā)表于：2014/3/17

FPGA與ARM的無(wú)人機(jī)陀螺儀數(shù)據(jù)接口設(shè)計(jì)

在無(wú)人機(jī)系統(tǒng)與地面站通信過(guò)程中，機(jī)載陀螺儀姿態(tài)數(shù)據(jù)的高速產(chǎn)生與外部相對(duì)低速的無(wú)線數(shù)據(jù)模塊傳輸?shù)拿苋找嫱怀?，?yán)重制約著無(wú)人機(jī)的發(fā)展。針對(duì)這一問(wèn)題，采用FPGA FIFO作為高速數(shù)據(jù)緩沖，提出一種基于FPGA內(nèi)建FIFO的無(wú)人機(jī)陀螺儀前級(jí)通信接口。通過(guò)高速異步FIFO緩沖，將無(wú)人機(jī)陀螺儀姿態(tài)數(shù)據(jù)經(jīng)由FPGA準(zhǔn)確無(wú)誤地發(fā)送給地面站，顯著提高數(shù)據(jù)傳輸質(zhì)量，實(shí)現(xiàn)了高速芯片與低速設(shè)備之間的通信。整個(gè)設(shè)計(jì)在實(shí)際應(yīng)用中效果良好，數(shù)據(jù)穩(wěn)定可靠，滿足了低誤碼率與高穩(wěn)定性的要求，以及無(wú)人機(jī)與地面站高速通信的需求，有著廣闊的市場(chǎng)應(yīng)用前景。

發(fā)表于：2014/3/14

基于ECT的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)的速度制約了電容層析成像技術(shù)在航空發(fā)動(dòng)機(jī)氣路監(jiān)測(cè)系統(tǒng)等高速設(shè)備中的應(yīng)用。為此，設(shè)計(jì)了一種基于FPGA的新型電容數(shù)據(jù)采集系統(tǒng)，采用DDR2存儲(chǔ)技術(shù)和PCI總線技術(shù)實(shí)現(xiàn)了數(shù)據(jù)的高速傳輸。同時(shí)應(yīng)用卡爾曼濾波器代替?zhèn)鹘y(tǒng)的FIR濾波器，有效提高了濾波效率。測(cè)試結(jié)果表明，該系統(tǒng)具有抗干擾能力強(qiáng)、采樣精度高、處理速度快等優(yōu)點(diǎn)。

發(fā)表于：2014/3/14

Xilinx最新參考設(shè)計(jì)為客戶提供業(yè)界唯一4x100G OTN轉(zhuǎn)發(fā)器和2x100G OTN 交換應(yīng)用的單芯片解決方案

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)今天在第39屆美國(guó)光纖通訊展覽會(huì)及研討會(huì)(OFC 2014)上宣布推出最新參考設(shè)計(jì)，為客戶提供了一款針對(duì)4x100G OTN轉(zhuǎn)發(fā)器和200G OTN交換應(yīng)用的單芯片解決方案。這些參考設(shè)計(jì)結(jié)合公司的All Programmable 3D IC和SmartCORE?IP，能為客戶打造出一款功能齊全的評(píng)估平臺(tái)，幫助他們開(kāi)發(fā)和評(píng)估高度差異化的高帶寬OTN應(yīng)用。請(qǐng)于3月11至13日蒞臨舊金山OFC大會(huì)賽靈思展臺(tái)（展臺(tái)號(hào)：3245）觀看技術(shù)演示。

發(fā)表于：2014/3/12

Altera在OFC 2014上推出400G以上OTN解決方案

Altera公司(Nasdaq: ALTR)今天發(fā)布兩款SoftSilicon® FPGA新平臺(tái)，為光傳輸設(shè)備生產(chǎn)商提供100吉比特(B100G)以上標(biāo)準(zhǔn)OTN解決方案。平臺(tái)結(jié)合了FPGA與全集成IP解決方案，縮短了設(shè)計(jì)時(shí)間，簡(jiǎn)化了集成過(guò)程和測(cè)試階段，幫助客戶能夠?qū)⒕性谕怀鲈鲋导夹g(shù)優(yōu)勢(shì)上。

發(fā)表于：2014/3/12

Xilinx推出業(yè)界首款高性能DDR4內(nèi)存解決方案

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)今天宣布推出業(yè)界首款面向All Programmable UltraScale?器件的高性能DDR4內(nèi)存解決方案，每秒數(shù)據(jù)速率高達(dá)2400 Mb。UltraScale器件采用ASIC級(jí)架構(gòu)，可支持大量I/O和超大存儲(chǔ)帶寬，并能夠大幅降低功耗和時(shí)延。賽靈思穩(wěn)定可靠的內(nèi)存解決方案可加速設(shè)計(jì)進(jìn)程，并增加了對(duì)DDR4接口的支持。

發(fā)表于：2014/3/11

基于SignalTap II的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與調(diào)試

隨著芯片集成度的提高及封裝技術(shù)的發(fā)展，系統(tǒng)設(shè)計(jì)與調(diào)試變得越來(lái)越困難，基于Quartus II軟件自帶的第二代系統(tǒng)級(jí)調(diào)試工具SignalTap II，采用EP4CE15F17C8的FPGA開(kāi)發(fā)板為實(shí)驗(yàn)平臺(tái)，以AD9280為核心進(jìn)行數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)和調(diào)試。結(jié)果表明，采用SignalTap II可以有效地提高系統(tǒng)設(shè)計(jì)效率，增強(qiáng)對(duì)系統(tǒng)內(nèi)部數(shù)據(jù)變化的監(jiān)測(cè)，為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)調(diào)試提供了一種高效、便捷的方法。

發(fā)表于：2014/3/6

文曄科技投資建立新設(shè)計(jì)中心為使用美高森美主流FPGA產(chǎn)品的客戶開(kāi)發(fā)系統(tǒng)解決方案

文曄科技股份限公司(WT Microelectronics, Co., Ltd.) (TAIEX: 3036) 與美高森美公司(Microsemi Corporation) (Nasdaq: MSCC) 宣布，文曄科技正在投資建立設(shè)計(jì)中心，以擴(kuò)大對(duì)客戶的服務(wù)，并支持美高森美的先進(jìn)FPGA功能。在新的設(shè)計(jì)中心，OEM開(kāi)發(fā)人員可以獲得廣泛的工程技術(shù)支持和寶貴的特定應(yīng)用參考設(shè)計(jì)，能夠使用美高森美獲獎(jiǎng)的SmartFusion®2 SoC FPGA和IGLOO®2 FPGA器件解決其主流FPGA-based設(shè)計(jì)挑戰(zhàn)。

發(fā)表于：2014/3/6

Xilinx為業(yè)界首款A(yù)ll Programmable MPSoC 推出UltraScale多重處理架構(gòu)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)宣布推出面向下一代Zynq® UltraScale MPSoC的UltraScale? 多重處理（MP）架構(gòu)。全新UltraScale MPSoC架構(gòu)以業(yè)界成功的Zynq-7000 All Programmable SoC產(chǎn)品系列為基礎(chǔ)，進(jìn)一步擴(kuò)展了賽靈思ASIC級(jí)UltraScale FPGA和3D IC架構(gòu)，實(shí)現(xiàn)了“為合適任務(wù)提供合適引擎”的異構(gòu)多重處理器。Zynq-7000的推出讓Xilinx成為業(yè)界首款A(yù)ll Programmable SoC的發(fā)明者，隨著UltraScaleMPSoC的問(wèn)世，讓賽靈思又開(kāi)始了業(yè)界首款A(yù)ll Programmable MPSoC的發(fā)明。

發(fā)表于：2014/2/26

Brocade在其多太比特核心路由器中集成了Altera的120G和150G Interlaken IP

Altera公司(NASDAQ: ALTR)今天宣布，其Interlaken知識(shí)產(chǎn)權(quán)(IP)內(nèi)核通過(guò)認(rèn)證，被Brocade® MLX®系列多太比特核心路由器選用，開(kāi)始產(chǎn)品發(fā)售，應(yīng)用于數(shù)據(jù)中心。Interlaken IP在Stratix® V FPGA上實(shí)現(xiàn)，有助于Brocade路由器快速高效的擴(kuò)展云優(yōu)化網(wǎng)絡(luò)。使用Altera FPGA和IP來(lái)擴(kuò)展云優(yōu)化網(wǎng)絡(luò)，支持企業(yè)管理大量的網(wǎng)絡(luò)數(shù)據(jù)，并根據(jù)結(jié)果實(shí)時(shí)做出決定。

發(fā)表于：2014/2/25