123,123

頭條

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

基于CY7C68013A的USB2.0高速接口設計

為了充分利用USB2.0的帶寬，解決數(shù)據(jù)傳輸時存在的速度瓶頸問題，提出了一種基于CY7C68013A的USB2.0高速接口設計方法。采用CY7C68013A的SLAVE FIFO工作模式，芯片內部CPU不參與數(shù)據(jù)傳輸，F(xiàn)PGA設計的外部控制電路直接讀寫芯片內部FIFO，有效避免了內部CPU參與數(shù)據(jù)傳輸時帶來的時間開銷，從而提高了傳輸速度。

發(fā)表于：2014/3/25

基于FPGA的激光陀螺信號高速解調濾波設計

在FPGA中實現(xiàn)DSP和計算機常用的IEEE單精度32位浮點表示方式，通過模塊化設計，能夠進行相關的浮點加法和乘法操作。利用內部邏輯單元、乘法器、ROM、RAM等資源，經過正確的邏輯控制和可靠的時序設計，設計了一個能對激光陀螺信號進行高速、精確濾波的專用濾波器，并且更簡便實現(xiàn)后續(xù)DSP或計算機對濾波數(shù)據(jù)的格式處理。

發(fā)表于：2014/3/20

雙基地雷達目標速度計算的FPGA實現(xiàn)

為了解決雙基地雷達目標速度計算復雜的問題，基于CORDIC算法并利用FPGA設計了雙基地雷達目標速度計算模塊。仿真結果表明，所設計的雙基地雷達目標速度計算模塊計算精度高，工作速度快，資源消耗少，能很好地應用于雙基地雷達中。

發(fā)表于：2014/3/19

基于OpenCL的FPGA設計優(yōu)化方法研究

FPGA因其強大的運算能力成為了眾多高性能應用的最佳選擇，但其傳統(tǒng)的開發(fā)方法存在門檻高、周期長等眾多不足。OpenCL作為跨平臺的開發(fā)語言，為FPGA提供了一種全新的開發(fā)方法。此方法開發(fā)周期短、抽象層次高、可移植性強，彌補了傳統(tǒng)開發(fā)方式的不足。介紹了OpenCL開發(fā)FPGA的相關優(yōu)化方法，以矩陣乘法和QR分解為例，深入分析了各種優(yōu)化方法的優(yōu)缺點及適用情況。

發(fā)表于：2014/3/17

FPGA與ARM的無人機陀螺儀數(shù)據(jù)接口設計

在無人機系統(tǒng)與地面站通信過程中，機載陀螺儀姿態(tài)數(shù)據(jù)的高速產生與外部相對低速的無線數(shù)據(jù)模塊傳輸?shù)拿苋找嫱怀?，嚴重制約著無人機的發(fā)展。針對這一問題，采用FPGA FIFO作為高速數(shù)據(jù)緩沖，提出一種基于FPGA內建FIFO的無人機陀螺儀前級通信接口。通過高速異步FIFO緩沖，將無人機陀螺儀姿態(tài)數(shù)據(jù)經由FPGA準確無誤地發(fā)送給地面站，顯著提高數(shù)據(jù)傳輸質量，實現(xiàn)了高速芯片與低速設備之間的通信。整個設計在實際應用中效果良好，數(shù)據(jù)穩(wěn)定可靠，滿足了低誤碼率與高穩(wěn)定性的要求，以及無人機與地面站高速通信的需求，有著廣闊的市場應用前景。

發(fā)表于：2014/3/14

基于ECT的高速數(shù)據(jù)采集系統(tǒng)設計

數(shù)據(jù)采集系統(tǒng)的速度制約了電容層析成像技術在航空發(fā)動機氣路監(jiān)測系統(tǒng)等高速設備中的應用。為此，設計了一種基于FPGA的新型電容數(shù)據(jù)采集系統(tǒng)，采用DDR2存儲技術和PCI總線技術實現(xiàn)了數(shù)據(jù)的高速傳輸。同時應用卡爾曼濾波器代替?zhèn)鹘y(tǒng)的FIR濾波器，有效提高了濾波效率。測試結果表明，該系統(tǒng)具有抗干擾能力強、采樣精度高、處理速度快等優(yōu)點。

發(fā)表于：2014/3/14

Xilinx最新參考設計為客戶提供業(yè)界唯一4x100G OTN轉發(fā)器和2x100G OTN 交換應用的單芯片解決方案

All Programmable技術和器件的全球領先企業(yè)賽靈思公司(NASDAQ: XLNX)今天在第39屆美國光纖通訊展覽會及研討會(OFC 2014)上宣布推出最新參考設計，為客戶提供了一款針對4x100G OTN轉發(fā)器和200G OTN交換應用的單芯片解決方案。這些參考設計結合公司的All Programmable 3D IC和SmartCORE?IP，能為客戶打造出一款功能齊全的評估平臺，幫助他們開發(fā)和評估高度差異化的高帶寬OTN應用。請于3月11至13日蒞臨舊金山OFC大會賽靈思展臺（展臺號：3245）觀看技術演示。

發(fā)表于：2014/3/12

Altera在OFC 2014上推出400G以上OTN解決方案

Altera公司(Nasdaq: ALTR)今天發(fā)布兩款SoftSilicon® FPGA新平臺，為光傳輸設備生產商提供100吉比特(B100G)以上標準OTN解決方案。平臺結合了FPGA與全集成IP解決方案，縮短了設計時間，簡化了集成過程和測試階段，幫助客戶能夠將精力集中在突出增值技術優(yōu)勢上。

發(fā)表于：2014/3/12

Xilinx推出業(yè)界首款高性能DDR4內存解決方案

All Programmable技術和器件的全球領先企業(yè)賽靈思公司(NASDAQ: XLNX)今天宣布推出業(yè)界首款面向All Programmable UltraScale?器件的高性能DDR4內存解決方案，每秒數(shù)據(jù)速率高達2400 Mb。UltraScale器件采用ASIC級架構，可支持大量I/O和超大存儲帶寬，并能夠大幅降低功耗和時延。賽靈思穩(wěn)定可靠的內存解決方案可加速設計進程，并增加了對DDR4接口的支持。

發(fā)表于：2014/3/11

基于SignalTap II的數(shù)據(jù)采集系統(tǒng)設計與調試

隨著芯片集成度的提高及封裝技術的發(fā)展，系統(tǒng)設計與調試變得越來越困難，基于Quartus II軟件自帶的第二代系統(tǒng)級調試工具SignalTap II，采用EP4CE15F17C8的FPGA開發(fā)板為實驗平臺，以AD9280為核心進行數(shù)據(jù)采集系統(tǒng)的設計和調試。結果表明，采用SignalTap II可以有效地提高系統(tǒng)設計效率，增強對系統(tǒng)內部數(shù)據(jù)變化的監(jiān)測，為復雜的數(shù)字系統(tǒng)設計調試提供了一種高效、便捷的方法。

發(fā)表于：2014/3/6