頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。 最新資訊 萊迪思FPGA產(chǎn)品被谷歌ATAP團(tuán)隊(duì)采用，應(yīng)用于Project Ara模塊化智能手機(jī)原型機(jī) 萊迪思半導(dǎo)體公司近日宣布谷歌的“先進(jìn)技術(shù)和項(xiàng)目（ATAP）”團(tuán)隊(duì)已經(jīng)在雄心勃勃的Project Ara計(jì)劃中采用了萊迪思的FPGA產(chǎn)品，旨在提供世界上第一款模塊化智能手機(jī)，擁有各種模塊可供用戶進(jìn)行配置。模塊開(kāi)發(fā)者工具包（MDK）已從上周起對(duì)開(kāi)發(fā)者開(kāi)放，該工具包也是今天Project Ara模塊開(kāi)發(fā)者大會(huì)（Project Ara Modular Developers Conference）的主題，包含用于可移除模塊的參考設(shè)計(jì)以及Project Ara中手機(jī)基本骨架間關(guān)鍵互連的萊迪思FPGA產(chǎn)品。 發(fā)表于：4/21/2014 谷歌Project Ara手機(jī)原型機(jī)采用萊迪思FPGA產(chǎn)品 萊迪思的FPGA產(chǎn)品為Project Ara的第一款原型機(jī)提供關(guān)鍵的互連功能，加速手機(jī)模塊的開(kāi)發(fā)進(jìn)程 發(fā)表于：4/18/2014 基于FPGA的高清AVS熵編碼硬件設(shè)計(jì) 為實(shí)現(xiàn)高清AVS熵編碼硬件設(shè)計(jì)，通過(guò)對(duì)算法模塊進(jìn)行分析，將碼表切換、碼字計(jì)算和指數(shù)哥倫布編碼設(shè)計(jì)成流水線并行處理單元。利用并行zig-zag掃描，加快了處理速度。同時(shí)采用組合邏輯實(shí)現(xiàn)碼表查找，設(shè)計(jì)碼長(zhǎng)確定器，節(jié)省了硬件資源。 發(fā)表于：4/16/2014 萊迪思打破陳規(guī)發(fā)布適用于小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入和視頻等大批量應(yīng)用的ECP5 FPGA產(chǎn)品系列 萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出ECP5?產(chǎn)品系列，面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入、工業(yè)視頻等大批量應(yīng)用。ECP5產(chǎn)品系列“打破陳規(guī)”，提供基于SERDES的解決方案，幫助設(shè)計(jì)者快速添加功能和特性輔助ASIC和ASSP設(shè)計(jì)，降低開(kāi)發(fā)風(fēng)險(xiǎn)，迅速克服產(chǎn)品上市時(shí)間帶來(lái)的挑戰(zhàn)。 發(fā)表于：4/16/2014 賽靈思攜三大法寶劍指160億美元目標(biāo)市場(chǎng) 賽靈思繼2013年11月初發(fā)貨業(yè)界首款20 nm芯片Kintex UltraScale后，繼續(xù)積極推動(dòng)其UltraScale器件的發(fā)貨進(jìn)程，于2013年12月10宣布已提供有關(guān)Kintex中端和Virtex高端20 nm UltraScale系列的詳細(xì)器件選型表、產(chǎn)品技術(shù)文檔、設(shè)計(jì)工具及方法支持。 發(fā)表于：4/14/2014 基于FPGA的PN碼捕獲和跟蹤技術(shù)的研究與實(shí)現(xiàn) 研究了在直接序列擴(kuò)頻通信中基于FPGA的基帶PN碼（擴(kuò)頻碼）的捕獲跟蹤技術(shù)。在PN碼解調(diào)中，介紹了串并混合的捕獲方案和基于遲早門(mén)的跟蹤方案。以Quartus II作為平臺(tái)采用Verilog HDL的硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，并進(jìn)行了Modelsim的仿真測(cè)試，最終下載到具體FPGA器件進(jìn)行了基帶的傳輸測(cè)試。 發(fā)表于：4/10/2014 Harmonic公司在H.265 4Kp60視頻編碼上選擇Altera解決方案 Altera公司(Nasdaq: ALTR)今天宣布，在視頻交付基礎(chǔ)設(shè)施方面全球領(lǐng)先的Harmonic公司選擇了Altera最新的4Kp60 H.265增強(qiáng)運(yùn)動(dòng)估算引擎(EME)來(lái)實(shí)現(xiàn)4Kp60內(nèi)容，這是基于Altera公司Stratix® V FPGA的服務(wù)器協(xié)處理解決方案，極大的提高了Harmonic純壓縮引擎的效率和性能。 發(fā)表于：4/8/2014 基于FPGA的智能臺(tái)燈機(jī)器人系統(tǒng) 針對(duì)傳統(tǒng)臺(tái)燈存在的功能單一、機(jī)械開(kāi)關(guān)壽命短和人性化程度偏低等諸多不利因素，設(shè)計(jì)了基于攝像頭識(shí)別處理技術(shù)和FPGA技術(shù)的智能家居臺(tái)燈系統(tǒng)。該系統(tǒng)通過(guò)熱釋電紅外傳感器進(jìn)行人體紅外感應(yīng)；以舵機(jī)控制的機(jī)械臂模塊為執(zhí)行終端，控制臺(tái)燈的高度及光照方向；采用攝像頭采集圖像對(duì)人手皮膚圖像進(jìn)行識(shí)別，實(shí)現(xiàn)人手所在位置的跟蹤識(shí)別；采用具有Nios II嵌入式軟核處理器的SoPC控制系統(tǒng)實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的控制管理。實(shí)驗(yàn)表明,該系統(tǒng)能夠有效地實(shí)現(xiàn)臺(tái)燈根據(jù)人的到來(lái)自動(dòng)開(kāi)啟;使用時(shí)，臺(tái)燈的光照方向能根據(jù)人手所在位置進(jìn)行自動(dòng)跟蹤調(diào)節(jié)；具有動(dòng)作靈活、可擴(kuò)展性強(qiáng)和識(shí)別精確等優(yōu)點(diǎn)。 發(fā)表于：4/8/2014 Perl在ESD保護(hù)電路中研究與應(yīng)用 研究了Perl在ESD保護(hù)電路中的應(yīng)用。基于Perl語(yǔ)言的強(qiáng)大功能，在海量的數(shù)字電路仿真數(shù)據(jù)中準(zhǔn)確地抓取需要的數(shù)據(jù)，并生成文件報(bào)表。同時(shí)為數(shù)字仿真電路的驗(yàn)證提供了一種全新、快速、準(zhǔn)確的方式。 發(fā)表于：4/2/2014 Xilinx推出業(yè)界首款“軟”定義網(wǎng)絡(luò)（SDNet）解決方案 All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX) 今天在拉斯維加斯舉行的Interop2014 網(wǎng)絡(luò)通訊展會(huì)上宣布推出業(yè)界首款“軟”定義網(wǎng)絡(luò)(“Softly”Defined Networks)解決方案，將可編程能力和智能化功能從控制層擴(kuò)展至數(shù)據(jù)層。全新SDNet軟件定義規(guī)范環(huán)境可實(shí)現(xiàn)可編程數(shù)據(jù)層功能設(shè)計(jì)，而且功能規(guī)范可自動(dòng)編譯到賽靈思的All Programmable FPGA和SoC中。 發(fā)表于：4/2/2014 ?…210211212213214215216217218219…?
