123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

Altera交付14.0版Quartus II軟件，其編譯時(shí)間業(yè)界最快

Altera公司(Nasdaq: ALTR)今天發(fā)布Quartus® II軟件14.0版——FPGA業(yè)界性能和效能首屈一指的軟件。Altera的這一最新版軟件編譯時(shí)間比競(jìng)爭(zhēng)設(shè)計(jì)工具套裝平均快出2倍，保持了FPGA和SoC設(shè)計(jì)的軟件領(lǐng)先優(yōu)勢(shì)。

發(fā)表于：2014/7/2

無(wú)源高頻RFID芯片的FPGA原型驗(yàn)證平臺(tái)設(shè)計(jì)

利用Xilinx的FPGA設(shè)計(jì)了一個(gè)FPGA原型驗(yàn)證平臺(tái)，用于無(wú)源高頻電子標(biāo)簽芯片的功能驗(yàn)證。主要描述了驗(yàn)證平臺(tái)的硬件設(shè)計(jì)，解決了由分立元件實(shí)現(xiàn)模擬射頻前端電路時(shí)存在的問(wèn)題，提出了FPGA器件選型原則和天線設(shè)計(jì)的理論模型。同時(shí)，給出了驗(yàn)證平臺(tái)的測(cè)試結(jié)果，通過(guò)實(shí)際的測(cè)試證明了驗(yàn)證平臺(tái)設(shè)計(jì)的正確性和可靠性。該驗(yàn)證平臺(tái)有力地支撐了RFID芯片的功能驗(yàn)證，大大提高了標(biāo)簽芯片的投片成功率。

發(fā)表于：2014/7/1

基于提升小波變換的視頻圖像編碼技術(shù)研究

在提升小波的基礎(chǔ)上，對(duì)感興趣區(qū)域(ROI)進(jìn)行Huffman無(wú)損壓縮，對(duì)背景區(qū)域(BG)進(jìn)行嵌入式零樹(shù)(EZW)圖像壓縮編碼。實(shí)驗(yàn)證明，在感興趣區(qū)域占整幅圖像大小10%左右時(shí)，該方法能夠解決圖像壓縮比和重構(gòu)圖像質(zhì)量之間的矛盾。

發(fā)表于：2014/7/1

HSV空間的彩色多聚焦圖像融合

針對(duì)彩色多聚焦融合圖像對(duì)比度和飽和度偏低以及色調(diào)變化緩慢問(wèn)題，提出了一種基于HSV空間的圖像融合算法。首先對(duì)源圖像進(jìn)行RGB到HSV空間的變換，分離H、S、V分量；然后對(duì)亮度分量進(jìn)行小波分解，小波尺度系數(shù)采用塊自適應(yīng)加權(quán)融合，而高頻系數(shù)采用塊絕對(duì)值取大的融合規(guī)則之后進(jìn)行小波逆變換得到融合圖像亮度分量；而色調(diào)分量與飽和度分量的獲取，則是根據(jù)源圖像與融合圖像之間亮度分量的歐氏距離；最后進(jìn)行HSV逆變換得到融合圖像。實(shí)驗(yàn)結(jié)果表明，該算法有效提高了圖像的對(duì)比度、飽和度以及色調(diào)變化速度。

發(fā)表于：2014/6/30

基于POCS的超分辨率重建算法研究

針對(duì)傳統(tǒng)的凸集投影(POCS)算法重建后的結(jié)果圖像存在邊緣模糊的問(wèn)題，提出了一種通過(guò)小波變換與分形插值得到高分辨率初始圖像的估計(jì)方法。該方法通過(guò)對(duì)一幅圖像進(jìn)行小波分解得到低頻重構(gòu)圖像和高頻重構(gòu)圖像，對(duì)高頻重構(gòu)圖像使用分形插值保留了圖像的紋理和邊緣信息。仿真實(shí)驗(yàn)結(jié)果表明，該方法可行有效，改善了圖像的邊緣特性及整體質(zhì)量，與傳統(tǒng)的POCS算法相比，本文方法提高了重建圖像的峰值信噪比。

發(fā)表于：2014/6/30

從CME-M7華山系列看京微雅格的FPGA風(fēng)水學(xué)

京微雅格把自己具有里程碑意義的、融合了ARM Cortex-M3的CME-M7 FPGA系列以中國(guó)的“華山”來(lái)命名，其中的學(xué)問(wèn)記者是這么理解的：中國(guó)的名山很多，其中華山以險(xiǎn)著名，難道京微雅格這次要“鋌而走險(xiǎn)”嗎？京微雅格產(chǎn)品營(yíng)銷(xiāo)副總裁劉偉說(shuō)：“雖然說(shuō)自古華山一條路，但是也是無(wú)限風(fēng)光在險(xiǎn)峰。”

發(fā)表于：2014/6/25

Altera與Cavium合作，為網(wǎng)絡(luò)應(yīng)用提供經(jīng)過(guò)預(yù)驗(yàn)證的數(shù)據(jù)包分類(lèi)解決方案

Altera公司(NASDAQ: ALTR)今天宣布，其Interlaken旁視知識(shí)產(chǎn)權(quán)(IP)內(nèi)核通過(guò)了測(cè)試，與Cavium的NEURON Search?處理器兼容。

發(fā)表于：2014/6/25

基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)系統(tǒng)設(shè)計(jì)

為了滿足工業(yè)無(wú)線標(biāo)準(zhǔn)中跳頻技術(shù)開(kāi)發(fā)和測(cè)試的要求,選用16片TI高性能無(wú)線收發(fā)芯片CC2530監(jiān)聽(tīng)2.4 GHz全部信道,以FPGA為邏輯控制核心完成16路數(shù)據(jù)的接收和緩存,結(jié)合USB2.0傳輸控制芯片F(xiàn)T2232H將數(shù)據(jù)高速傳輸至上位機(jī)，上位機(jī)采用C#語(yǔ)言開(kāi)發(fā)，完成了信道設(shè)置、數(shù)據(jù)解析和顯示功能。測(cè)試結(jié)果表明，基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)系統(tǒng)具有良好的實(shí)時(shí)性和可靠性，能夠滿足工業(yè)無(wú)線標(biāo)準(zhǔn)開(kāi)發(fā)和測(cè)試的要求。

發(fā)表于：2014/6/25

Xilinx攜手Pico Computing宣布推出業(yè)界首款 15Gb/s 混合內(nèi)存立方體(HMC)接口

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）和同為混合內(nèi)存立方體聯(lián)盟（HMCC）成員的Pico Computing公司，今天共同宣布攜手推出業(yè)界首款針對(duì)All Programmable UltraScale?器件的15Gb/s混合內(nèi)存立方體（HMC）接口。賽靈思UltraScale?器件可支持由64個(gè)收發(fā)器組成的四信道HMC帶寬，且運(yùn)行速率高達(dá)15Gb/s。

發(fā)表于：2014/6/24

京微雅格2014年巡回研討會(huì)6月底登場(chǎng)

京微雅格（北京）科技有限公司今日宣布推出其集成了ARM Cortex-M3硬核的高性能SoC FPGA—CME-M7（華山），并將于6月下旬至7月下旬先后在成都、上海、北京、沈陽(yáng)、南京、杭州、廣州和深圳8個(gè)城市進(jìn)行巡回技術(shù)研討會(huì)！參會(huì)者在活動(dòng)當(dāng)日憑名片即有機(jī)會(huì)抽取iPad mini、小米無(wú)線路由器或可穿戴智能腕表、小米充電寶等大獎(jiǎng)。本巡回研討會(huì)完全免費(fèi)，請(qǐng)即刻報(bào)名。

發(fā)表于：2014/6/20