頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 强化连结技术IP实力 莱迪思收购晶鐌 莱迪思半导体（Lattice Semiconductor）正式将晶鐌（Silicon Image）收编麾下。莱迪思半导体宣布和Silicon Image签署最终收购协议；将以每股7.3美元的价格收购Silicon Image，换算总值相当于以现金6亿美元完成这宗购并案。 發(fā)表于：2015/1/30 Xilinx宣布400万逻辑单元元件出货 美商赛灵思(Xilinx)宣布400万逻辑单元元件出货，可提供等同于5,000万以上ASIC逻辑闸，元件容量更比竞争产品高出4倍。首批出货的Virtex UltraScale VU440 FPGA是新一代ASIC及复杂的SOC原型设计与模拟仿真的好选择。除了具备等同于5,000万的ASIC逻辑闸及高I/O脚数，Virtex UltraScale VU440 FPGA更运用了UltraScale架构的类ASIC时脉、新一代布线技术及各种逻辑模块强化功能，提供元件使用率，适用于ASIC原型设计和大型模拟仿真。 發(fā)表于：2015/1/26 赛迪预测2015年中国集成电路产业发展十大趋势 1月20日，“2015中国电子信息产业年会——趋势前瞻与政策解读”在京成功举办。本届年会由工业和信息化部赛迪研究院主办，赛迪智库、赛迪顾问、中国电子报社承办。 發(fā)表于：2015/1/21 业界认为很难判定台积电输在泄密 今《天下杂志》报导，由于内部取得“台积电控告梁孟松损害营业祕密的二审判决书，从中发现，梁孟松对三星的“贡献”之大，以及对台积电伤害之大，远超过之前外界所知。”不过，台积电今表示，二审判决虽胜诉，且法院已限制梁孟松在今年底前不得至三星任职，但梁孟松一直在韩国，且台韩并无引渡条约，对他是否在三星持续任职拿他没办法。 發(fā)表于：2015/1/21 Xilinx宣布业界最大容量半导体器件开始发货 率先发货的Virtex UltraScale VU440 FPGA，拥有提供超过5000万个ASIC等效门及高出竞争产品4倍的容量，是新一代 ASIC和复杂 SOC原型设计及仿真应用的理想选择 發(fā)表于：2015/1/20 Xilinx SDAccel开发环境通过Khronos OpenCL标准测试 All Programmable 技术和器件的全球领先企业赛灵思公司 (NASDAQ: XLNX) 今日宣布，其面向 OpenCL™、C 和 C++ 的 SDAccel™ 开发环境现已顺利通过 Khronos OpenCL 1.0标准一致性测试。 發(fā)表于：2015/1/16 联电力拼28纳米产能扩增 14纳米拟Q2试产 晶圆代工厂台联电2015年将扩大28nm产 能，以及加快14nm进入量产阶段。台联电28nm布局于去年底获得重大突破，制程良率冲高至9成后，公司旋即积极展开产能扩充，预计今年中月产能将可达 2万片，毛利率达平均水准，下半年28nm占营收比重可望突破一成。联电去年第四季28nm投片量大幅成长，包括联发科、高通等五家客户晶片已进入量产， 使其28nm占去年第四季营收比重达5%。 發(fā)表于：2015/1/16 “FPGA与图像处理”WorkShop，2月1日隆重登场！ ，《电子技术应用》特于2月1日下午举办一场“FPGA与图像处理”WorkShop，欢迎报名！ 發(fā)表于：2015/1/14 浪潮研成处理器协同芯片组 使西方禁运失去意义 中国已经掌握了国际领先的32路高端容错计算机的核心技术，浪潮正在开发性能更高、可靠性更强的64路系统高端容错计算机系统，也将进一步拓展应用规模。天梭K1的目标市场份额是30%以上，同时把自主化进程向更深层次推进。 發(fā)表于：2015/1/13 为FPGA工程师节省十倍开发时间 对FPGA工程师而言，耗费数月精力做出的设计却无法满足时序要求，这是一件令人相当郁闷的事情。一般来说，解决时序问题的方式无非是修改设计源代 码，并手动进行优化。这样的传统设计流程，受限于工程师的经验，因为修改时很可能会引入新的Bug，或者在解决了一条关键路径的时序问题时，影响到另外一 条关键路径等等，因此并不高效，甚至是徒劳无益的。对于已有的优秀设计实现，并没有相应机制确保这些经验能够应用到下一次设计中，这对公司来说是个极大的 浪费。 發(fā)表于：2015/1/6 <…200201202203204205206207208209…>
