亚洲欧美日韩久久精品第一区,国产aⅴ夜夜欢一区二区三区

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

利用PowerPC對(duì)多片F(xiàn)PGA并行配置的設(shè)計(jì)與實(shí)現(xiàn)

為了克服JTAG等常用FPGA配置方式存在的下載速度慢等缺點(diǎn)，設(shè)計(jì)了一種利用PowerPC對(duì)多片F(xiàn)PGA進(jìn)行并行配置的方案。借助PowerPC通用輸入/輸出口產(chǎn)生控制邏輯，利用其本地總線并行下載配置數(shù)據(jù)。該方案可以選擇8 bit、16 bit以及32 bit位寬下載方式，依次實(shí)現(xiàn)對(duì)多片F(xiàn)PGA的并行配置。經(jīng)實(shí)測(cè)，利用JTAG口對(duì)XC6VSX475T芯片進(jìn)行配置需要48 s，而采用本方案可將配置時(shí)間縮短至1 s左右，大大縮短了配置時(shí)間。

發(fā)表于：2015/2/6

FPGA與圖像處理研討會(huì)圓滿落幕

2015年2月1日，由《電子技術(shù)應(yīng)用》雜志社主辦的電子技術(shù)應(yīng)用.Tech-Workshop之“FPGA與圖像處理”圓滿落幕。本次活動(dòng)吸引了40余名視頻圖像處理愛好者、FPGA愛好者參會(huì)，聽眾來(lái)自中科院電子所、中科院微電子所、電子六所等科研單位，華為、清華同方、大唐移動(dòng)、展訊通信等知名企業(yè)，以及北京大學(xué)、北京航空航天大學(xué)、北京郵電大學(xué)、北京工業(yè)大學(xué)等高等院校。

發(fā)表于：2015/2/5

FPGA與通用處理器同步數(shù)據(jù)傳輸接口的設(shè)計(jì)

針對(duì)FPGA與通用處理器之間數(shù)據(jù)通信的方式，提出了基于包含SDRAM控制器的通用處理器與FPGA實(shí)現(xiàn)同步數(shù)據(jù)傳輸?shù)姆椒āＴ摲椒ㄍㄟ^(guò)在FPGA內(nèi)部構(gòu)建同步輸入/輸出接口STI（Synchronous Transmission Interface），將FPGA模擬為包含SDRAM控制器的通用處理器的外接SDRAM存儲(chǔ)器，從而實(shí)現(xiàn)FPGA與通用處理器之間的同步數(shù)據(jù)傳輸。經(jīng)理論分析和實(shí)際電路驗(yàn)證表明，對(duì)于FPGA與通用處理器之間的數(shù)據(jù)通信，在不增加任何硬件成本的前提下，采用該方法較傳統(tǒng)異步傳輸方法傳輸速率得到顯著的提升。

發(fā)表于：2015/2/4

從零開始走進(jìn)FPGA——邊沿檢測(cè)技術(shù)

也許，沒有那么一本教科書，會(huì)說(shuō)到這個(gè)重要的思想;也許，學(xué)了很久的你，有可能不知道這個(gè)重要的思想吧。很慚愧，我也是在當(dāng)年學(xué)了1年后才領(lǐng)悟到這個(gè)思想的。

發(fā)表于：2015/2/4

FPGA難學(xué)的幾大原因

FPGA為什么是可以編程的?恐怕很多菜鳥不知道，他們也不想知道。因?yàn)樗麄冇X得這是無(wú)關(guān)緊要的。

發(fā)表于：2015/2/4

強(qiáng)化連結(jié)技術(shù)IP實(shí)力萊迪思收購(gòu)晶鐌

萊迪思半導(dǎo)體（Lattice Semiconductor）正式將晶鐌（Silicon Image）收編麾下。萊迪思半導(dǎo)體宣布和Silicon Image簽署最終收購(gòu)協(xié)議；將以每股7.3美元的價(jià)格收購(gòu)Silicon Image，換算總值相當(dāng)于以現(xiàn)金6億美元完成這宗購(gòu)并案。

發(fā)表于：2015/1/30

Xilinx宣布400萬(wàn)邏輯單元元件出貨

美商賽靈思(Xilinx)宣布400萬(wàn)邏輯單元元件出貨，可提供等同于5,000萬(wàn)以上ASIC邏輯閘，元件容量更比競(jìng)爭(zhēng)產(chǎn)品高出4倍。首批出貨的Virtex UltraScale VU440 FPGA是新一代ASIC及復(fù)雜的SOC原型設(shè)計(jì)與模擬仿真的好選擇。除了具備等同于5,000萬(wàn)的ASIC邏輯閘及高I/O腳數(shù)，Virtex UltraScale VU440 FPGA更運(yùn)用了UltraScale架構(gòu)的類ASIC時(shí)脈、新一代布線技術(shù)及各種邏輯模塊強(qiáng)化功能，提供元件使用率，適用于ASIC原型設(shè)計(jì)和大型模擬仿真。

發(fā)表于：2015/1/26

賽迪預(yù)測(cè)2015年中國(guó)集成電路產(chǎn)業(yè)發(fā)展十大趨勢(shì)

1月20日，“2015中國(guó)電子信息產(chǎn)業(yè)年會(huì)——趨勢(shì)前瞻與政策解讀”在京成功舉辦。本屆年會(huì)由工業(yè)和信息化部賽迪研究院主辦，賽迪智庫(kù)、賽迪顧問(wèn)、中國(guó)電子報(bào)社承辦。

發(fā)表于：2015/1/21

業(yè)界認(rèn)為很難判定臺(tái)積電輸在泄密

今《天下雜志》報(bào)導(dǎo)，由于內(nèi)部取得“臺(tái)積電控告梁孟松損害營(yíng)業(yè)祕(mì)密的二審判決書，從中發(fā)現(xiàn)，梁孟松對(duì)三星的“貢獻(xiàn)”之大，以及對(duì)臺(tái)積電傷害之大，遠(yuǎn)超過(guò)之前外界所知?！辈贿^(guò)，臺(tái)積電今表示，二審判決雖勝訴，且法院已限制梁孟松在今年底前不得至三星任職，但梁孟松一直在韓國(guó)，且臺(tái)韓并無(wú)引渡條約，對(duì)他是否在三星持續(xù)任職拿他沒辦法。

發(fā)表于：2015/1/21

Xilinx宣布業(yè)界最大容量半導(dǎo)體器件開始發(fā)貨

率先發(fā)貨的Virtex UltraScale VU440 FPGA，擁有提供超過(guò)5000萬(wàn)個(gè)ASIC等效門及高出競(jìng)爭(zhēng)產(chǎn)品4倍的容量，是新一代 ASIC和復(fù)雜 SOC原型設(shè)計(jì)及仿真應(yīng)用的理想選擇

發(fā)表于：2015/1/20