基于FPGA的非介入式靜脈采集儀設(shè)計(jì)

這種設(shè)計(jì)是通過對(duì)數(shù)字影像的一系列處理，，將皮下血管實(shí)時(shí)采集顯示的便攜式靜脈成像儀的設(shè)計(jì)方案，使醫(yī)生能夠清晰的識(shí)別分析患者皮下8~10MM的細(xì)微血管。

發(fā)表于：12/4/2014

基于CMOS圖像傳感器及微流控技術(shù)的細(xì)胞檢測(cè)儀

基于CMOS圖像傳感器及微流控技術(shù)的細(xì)胞檢測(cè)儀是一種新式的細(xì)胞檢測(cè)系統(tǒng)設(shè)計(jì)本著小型化，低成本，操作簡單的設(shè)計(jì)，整個(gè)系統(tǒng)最后可以達(dá)到優(yōu)盤大小 。

發(fā)表于：12/4/2014

基于POV的跳繩互動(dòng)系統(tǒng)

采用POV(視覺暫留)原理將跳繩變?yōu)轱@示設(shè)備，打造全新跳繩概念，讓跳繩閃動(dòng)炫起來更健康的溝通方式。

發(fā)表于：12/4/2014

衛(wèi)星導(dǎo)航干擾方位識(shí)別及抗干擾智能天線

衛(wèi)星導(dǎo)航干擾方位識(shí)別及抗干擾只能天線的衛(wèi)星信號(hào)功率低，衛(wèi)星導(dǎo)航體制內(nèi)抗干擾裕度小，我國北斗二代衛(wèi)星導(dǎo)航系統(tǒng)步入關(guān)鍵時(shí)期。

發(fā)表于：12/4/2014

基于FPGA的智能加樣器

在滿足傳統(tǒng)定量加壓器功能需求的基礎(chǔ)上，通過智能控制，結(jié)合高精度泵閥，設(shè)計(jì)實(shí)現(xiàn)一種更加便捷、告訴和精準(zhǔn)的自動(dòng)加樣設(shè)備。

發(fā)表于：12/4/2014

ZigBee 3.0為廣泛設(shè)備創(chuàng)建單一開放式全球無線標(biāo)準(zhǔn)

發(fā)表于：11/29/2014

Xilinx SDAccel 環(huán)境 ：為數(shù)據(jù)中心帶來最佳單位功耗性能

最近賽靈思同瑞士蘇黎世聯(lián)邦理工學(xué)院（ETH Zurich）聯(lián)合開展的一系列研究發(fā)現(xiàn)，基于 FPGA 的應(yīng)用加速想比 CPU/GPU實(shí)現(xiàn)方案，單位功耗性能可提升 25 倍，而時(shí)延則縮短了 50 到 75 倍，與此同時(shí)還能實(shí)現(xiàn)出色的 I/O 集成（PCIe、DDR4SDRAM 接口、高速以太網(wǎng)等） 。換言之，F(xiàn)PGA 能在單芯片上提供高能效硬件應(yīng)用加速所需的核心功能，并同時(shí)提供每個(gè)開發(fā)板目標(biāo)功耗低于 25W 的的解決方案。

發(fā)表于：11/26/2014

Altera和IBM發(fā)布具有一致性共享存儲(chǔ)器的FPGA加速POWER系統(tǒng)

2014年11月18號(hào)，北京——Altera公司(Nasdaq: ALTR)和IBM (NYSE: IBM)今天發(fā)布了業(yè)界第一款基于FPGA的加速平臺(tái)，通過IBM的一致性加速器處理器接口(CAPI)，實(shí)現(xiàn)FPGA與POWER8 CPU順暢的連接。這一可重新配置的硬件加速器在FPGA和處理器之間有共享虛擬存儲(chǔ)器，顯著提高了高性能計(jì)算(HPC)和數(shù)據(jù)中心應(yīng)用的系統(tǒng)性能、效率和靈活性。在超級(jí)計(jì)算2014年度大會(huì)上，Altera和IBM展示的幾種POWER8系統(tǒng)能夠使用FPGA實(shí)現(xiàn)連續(xù)加速。

發(fā)表于：11/24/2014

SDAccel突破編程局限 實(shí)現(xiàn)FPGA應(yīng)用加速

近年來，云計(jì)算和大數(shù)據(jù)應(yīng)用呈爆發(fā)式增長,在推動(dòng)數(shù)據(jù)中心產(chǎn)業(yè)升級(jí)的同時(shí)，也為數(shù)據(jù)中心的應(yīng)用開發(fā)與運(yùn)行維護(hù)帶來了一系列問題。

發(fā)表于：11/19/2014

科研人員研發(fā)出能幫電腦自動(dòng)寫代碼的工具

當(dāng)你打開谷歌輸入想要搜索的事物時(shí)，它總會(huì)自動(dòng)猜想你可能尋找的關(guān)鍵詞。

發(fā)表于：11/19/2014