頭條 基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 球晶：矽晶圓漲勢確立；GWJ回火片全球NO.1 全球半導(dǎo)體矽晶圓大廠環(huán)球晶 (6488)日本子公司GWJ代表取締役社長政岡徹表示，8吋半導(dǎo)體矽晶圓目前需求很強(qiáng)、確定漲價(jià)，12吋市場上更已有其它供應(yīng)商喊出要漲30%，否則就不投資，隱含明年第一季矽晶圓漲價(jià)確定，而日本子公司高溫回火片產(chǎn)品已居全球市占率第一，同樣也是供不應(yīng)求。 發(fā)表于：2014/12/15 基于FPGA的數(shù)字光處理實(shí)驗(yàn)平臺 本作品是一套以數(shù)字微鏡器件為核心的基于FPGA的數(shù)字光處理實(shí)驗(yàn)平臺，整個(gè)系統(tǒng)包括硬件電路和光路系統(tǒng)兩部分。 發(fā)表于：2014/12/4 基于FPGA的非介入式靜脈采集儀設(shè)計(jì) 這種設(shè)計(jì)是通過對數(shù)字影像的一系列處理，，將皮下血管實(shí)時(shí)采集顯示的便攜式靜脈成像儀的設(shè)計(jì)方案，使醫(yī)生能夠清晰的識別分析患者皮下8~10MM的細(xì)微血管。 發(fā)表于：2014/12/4 基于CMOS圖像傳感器及微流控技術(shù)的細(xì)胞檢測儀 基于CMOS圖像傳感器及微流控技術(shù)的細(xì)胞檢測儀是一種新式的細(xì)胞檢測系統(tǒng)設(shè)計(jì)本著小型化，低成本，操作簡單的設(shè)計(jì)，整個(gè)系統(tǒng)最后可以達(dá)到優(yōu)盤大小 。 發(fā)表于：2014/12/4 基于POV的跳繩互動系統(tǒng) 采用POV(視覺暫留)原理將跳繩變?yōu)轱@示設(shè)備，打造全新跳繩概念，讓跳繩閃動炫起來更健康的溝通方式。 發(fā)表于：2014/12/4 衛(wèi)星導(dǎo)航干擾方位識別及抗干擾智能天線 衛(wèi)星導(dǎo)航干擾方位識別及抗干擾只能天線的衛(wèi)星信號功率低，衛(wèi)星導(dǎo)航體制內(nèi)抗干擾裕度小，我國北斗二代衛(wèi)星導(dǎo)航系統(tǒng)步入關(guān)鍵時(shí)期。 發(fā)表于：2014/12/4 基于FPGA的智能加樣器 在滿足傳統(tǒng)定量加壓器功能需求的基礎(chǔ)上，通過智能控制，結(jié)合高精度泵閥，設(shè)計(jì)實(shí)現(xiàn)一種更加便捷、告訴和精準(zhǔn)的自動加樣設(shè)備。 發(fā)表于：2014/12/4 ZigBee 3.0為廣泛設(shè)備創(chuàng)建單一開放式全球無線標(biāo)準(zhǔn) 發(fā)表于：2014/11/29 Xilinx SDAccel 環(huán)境 ：為數(shù)據(jù)中心帶來最佳單位功耗性能 最近賽靈思同瑞士蘇黎世聯(lián)邦理工學(xué)院（ETH Zurich）聯(lián)合開展的一系列研究發(fā)現(xiàn)，基于 FPGA 的應(yīng)用加速想比 CPU/GPU實(shí)現(xiàn)方案，單位功耗性能可提升 25 倍，而時(shí)延則縮短了 50 到 75 倍，與此同時(shí)還能實(shí)現(xiàn)出色的 I/O 集成（PCIe、DDR4SDRAM 接口、高速以太網(wǎng)等） 。換言之，F(xiàn)PGA 能在單芯片上提供高能效硬件應(yīng)用加速所需的核心功能，并同時(shí)提供每個(gè)開發(fā)板目標(biāo)功耗低于 25W 的的解決方案。 發(fā)表于：2014/11/26 Altera和IBM發(fā)布具有一致性共享存儲器的FPGA加速POWER系統(tǒng) 2014年11月18號，北京——Altera公司(Nasdaq: ALTR)和IBM (NYSE: IBM)今天發(fā)布了業(yè)界第一款基于FPGA的加速平臺，通過IBM的一致性加速器處理器接口(CAPI)，實(shí)現(xiàn)FPGA與POWER8 CPU順暢的連接。這一可重新配置的硬件加速器在FPGA和處理器之間有共享虛擬存儲器，顯著提高了高性能計(jì)算(HPC)和數(shù)據(jù)中心應(yīng)用的系統(tǒng)性能、效率和靈活性。在超級計(jì)算2014年度大會上，Altera和IBM展示的幾種POWER8系統(tǒng)能夠使用FPGA實(shí)現(xiàn)連續(xù)加速。 發(fā)表于：2014/11/24 ?…201202203204205206207208209210…?
