免费b站推广网站短视频,午夜成人三级在线

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

【Vivado使用誤區(qū)與進(jìn)階】在Vivado中實(shí)現(xiàn)ECO功能

關(guān)于Tcl在Vivado中的應(yīng)用文章從Tcl的基本語(yǔ)法和在Vivado中的應(yīng)用展開(kāi)，繼上篇《用Tcl定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程》介紹了如何擴(kuò)展甚至是定制FPGA設(shè)計(jì)實(shí)現(xiàn)流程后，引出了一個(gè)更細(xì)節(jié)的應(yīng)用場(chǎng)景：如何利用Tcl在已完成布局布線的設(shè)計(jì)上對(duì)網(wǎng)表或是布局布線進(jìn)行局部編輯，從而在最短時(shí)間內(nèi)，以最小的代價(jià)完成個(gè)別的設(shè)計(jì)改動(dòng)需求

發(fā)表于：3/5/2015

Diodes八引腳微型邏輯器件延長(zhǎng)電池壽命

Diodes公司 (Diodes Incorporated) 為其先進(jìn)的超低功率CMOS 邏輯器件系列新增多款采用了八引腳DFN1210無(wú)鉛微型封裝的74AUP2G雙門邏輯器件。新產(chǎn)品通過(guò)支持低電壓及低功率系統(tǒng)設(shè)計(jì)，從而延長(zhǎng)智能手機(jī)和平板電腦等下一代超薄便攜式產(chǎn)品的電池壽命。

發(fā)表于：3/4/2015

基于FPGA的新型TOF圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

結(jié)合3D-TOF(Time of flight)圖像傳感器的特點(diǎn)與應(yīng)用背景，以德國(guó)PMD Tec的一種TOF芯片- PMD PhotoICs?誖19K-S3為例闡述TOF傳感器的工作原理并分析其驅(qū)動(dòng)時(shí)序。以Xilinx公司的FPGA為開(kāi)發(fā)平臺(tái)，用Verilog完成驅(qū)動(dòng)時(shí)序的設(shè)計(jì)并進(jìn)行仿真。經(jīng)過(guò)驗(yàn)證，上位機(jī)能夠正確顯示出傳感器采集到的深度（Depth）數(shù)據(jù)。

發(fā)表于：3/3/2015

ChinaAET舉辦FPGA與圖像處理研討會(huì) 打造工程師的圈子生活

2015年2月1日，來(lái)自中科院電子所、中科院微電子所、電子六所的等科研單位，華為、清華同方、大唐移動(dòng)、展訊通信等知名企業(yè)，以及北京大學(xué)、北京航空航天大學(xué)、北京郵電大學(xué)、北京工業(yè)大學(xué)等高等院校的40余位視頻圖像處理愛(ài)好者和FPGA愛(ài)好者共聚一堂，參加了電子技術(shù)應(yīng)用?Tech-Workshop之“FPGA與圖像處理技術(shù)研討會(huì)”，共同打造工程師的圈子生活。

發(fā)表于：3/2/2015

萊迪思半導(dǎo)體的FPGA功能安全性設(shè)計(jì)流程有助于加速IEC61508認(rèn)證

為安全攸關(guān)的應(yīng)用加速IEC61508認(rèn)證.TÜV Rheinland認(rèn)證的FPGA功能安全性設(shè)計(jì)流程（Functional Safety Design Flow）.秉持最前沿的設(shè)計(jì)方法，節(jié)約時(shí)間并降低成本.支持MachXO、MachXO2、LatticeECP3等萊迪思的FPGA產(chǎn)品系列

發(fā)表于：2/27/2015

解讀UltraScale+ Xilinx在16nm繼續(xù)領(lǐng)先一代的奧義所在

時(shí)至今日，相信已經(jīng)沒(méi)有任何人能否認(rèn)Xilinx在FPGA領(lǐng)域的霸主地位。尤其是近年來(lái)，Xilinx通過(guò)不斷創(chuàng)新，大幅提高系統(tǒng)級(jí)性能，降低功耗，節(jié)約物料成本，在28nm 和 20nm 持續(xù)領(lǐng)先，為客戶提供領(lǐng)先競(jìng)爭(zhēng)對(duì)手一代的價(jià)值。

發(fā)表于：2/27/2015

微軟黑科技：圖像識(shí)別系統(tǒng)錯(cuò)誤率已低于人類

微軟最近公布了一篇關(guān)于圖像識(shí)別的研究論文，在一項(xiàng)圖像識(shí)別的基準(zhǔn)測(cè)試中，電腦系統(tǒng)識(shí)別能力已經(jīng)超越了人類。人類在歸類數(shù)據(jù)庫(kù)ImageNet中的圖像時(shí)錯(cuò)誤率為5.1%，而微軟研究小組的這個(gè)深度學(xué)習(xí)系統(tǒng)可以達(dá)到4.94%的錯(cuò)誤率。

發(fā)表于：2/16/2015

FPGA精華資源集錦

FPGA的應(yīng)用早就突破了傳統(tǒng)的數(shù)據(jù)采集、接口邏輯等領(lǐng)域，不斷向新興市場(chǎng)滲透。在通信、消費(fèi)類、嵌入式等領(lǐng)域FPGA行使DSP職能，通過(guò)嵌入處理器核取代MCU一些應(yīng)用，F(xiàn)PGA未來(lái)發(fā)展空間難以想象。

發(fā)表于：2/14/2015

基于FPGA的跨時(shí)鐘域信號(hào)處理——亞穩(wěn)態(tài)

在特權(quán)的上篇博文《基于FPGA的跨時(shí)鐘域信號(hào)處理——專用握手信號(hào)》中提出了使用專門的握手信號(hào)達(dá)到異步時(shí)鐘域數(shù)據(jù)的可靠傳輸。列舉了一個(gè)簡(jiǎn)單的由請(qǐng)求信號(hào)req、數(shù)據(jù)信號(hào)data、應(yīng)答信號(hào)ack組成的簡(jiǎn)單握手機(jī)制。riple兄更是提出了req和ack這兩個(gè)直接的跨時(shí)鐘域信號(hào)在被另一個(gè)時(shí)鐘域的寄存器同步時(shí)的亞穩(wěn)態(tài)問(wèn)題。這個(gè)問(wèn)題估計(jì)是整個(gè)異步通信中最值得探討和關(guān)注的。

發(fā)表于：2/12/2015

基于FPGA的實(shí)時(shí)視頻縮放算法設(shè)計(jì)實(shí)現(xiàn)

摘要：通過(guò)權(quán)衡幾種線性插值算法的顯示效果和硬件可實(shí)現(xiàn)性，選擇用雙線性插值算法實(shí)現(xiàn)視頻縮放，并在FPGA平臺(tái)上以RAM_FIFO架構(gòu)作為該算法硬件實(shí)現(xiàn)的核心思想，設(shè)計(jì)主要包括數(shù)據(jù)緩存模塊、系數(shù)產(chǎn)生模塊以及整體控制模塊。結(jié)果表明，該設(shè)計(jì)能夠?qū)崿F(xiàn)任意比例縮放，系統(tǒng)頻率高，實(shí)時(shí)性好，縮放后顯示清晰穩(wěn)定，能夠滿足實(shí)際工程的應(yīng)用要求。

發(fā)表于：2/11/2015