国产欧美日韩另类在线专区,99久久九九国产精品国产,精品欧洲AV无码一区二区男男

頭條

Altera被曝將易主銀湖資本

Altera被曝將易主銀湖資本

2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報(bào)道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進(jìn)行深入談判，計(jì)劃收購(gòu)其可編程芯片部門 Altera 的多數(shù)股權(quán)。

微軟黑科技：圖像識(shí)別系統(tǒng)錯(cuò)誤率已低于人類

微軟最近公布了一篇關(guān)于圖像識(shí)別的研究論文，在一項(xiàng)圖像識(shí)別的基準(zhǔn)測(cè)試中，電腦系統(tǒng)識(shí)別能力已經(jīng)超越了人類。人類在歸類數(shù)據(jù)庫(kù)ImageNet中的圖像時(shí)錯(cuò)誤率為5.1%，而微軟研究小組的這個(gè)深度學(xué)習(xí)系統(tǒng)可以達(dá)到4.94%的錯(cuò)誤率。

發(fā)表于：2/16/2015

FPGA精華資源集錦

FPGA的應(yīng)用早就突破了傳統(tǒng)的數(shù)據(jù)采集、接口邏輯等領(lǐng)域，不斷向新興市場(chǎng)滲透。在通信、消費(fèi)類、嵌入式等領(lǐng)域FPGA行使DSP職能，通過(guò)嵌入處理器核取代MCU一些應(yīng)用，F(xiàn)PGA未來(lái)發(fā)展空間難以想象。

發(fā)表于：2/14/2015

基于FPGA的跨時(shí)鐘域信號(hào)處理——亞穩(wěn)態(tài)

在特權(quán)的上篇博文《基于FPGA的跨時(shí)鐘域信號(hào)處理——專用握手信號(hào)》中提出了使用專門的握手信號(hào)達(dá)到異步時(shí)鐘域數(shù)據(jù)的可靠傳輸。列舉了一個(gè)簡(jiǎn)單的由請(qǐng)求信號(hào)req、數(shù)據(jù)信號(hào)data、應(yīng)答信號(hào)ack組成的簡(jiǎn)單握手機(jī)制。riple兄更是提出了req和ack這兩個(gè)直接的跨時(shí)鐘域信號(hào)在被另一個(gè)時(shí)鐘域的寄存器同步時(shí)的亞穩(wěn)態(tài)問題。這個(gè)問題估計(jì)是整個(gè)異步通信中最值得探討和關(guān)注的。

發(fā)表于：2/12/2015

基于FPGA的實(shí)時(shí)視頻縮放算法設(shè)計(jì)實(shí)現(xiàn)

摘要：通過(guò)權(quán)衡幾種線性插值算法的顯示效果和硬件可實(shí)現(xiàn)性，選擇用雙線性插值算法實(shí)現(xiàn)視頻縮放，并在FPGA平臺(tái)上以RAM_FIFO架構(gòu)作為該算法硬件實(shí)現(xiàn)的核心思想，設(shè)計(jì)主要包括數(shù)據(jù)緩存模塊、系數(shù)產(chǎn)生模塊以及整體控制模塊。結(jié)果表明，該設(shè)計(jì)能夠?qū)崿F(xiàn)任意比例縮放，系統(tǒng)頻率高，實(shí)時(shí)性好，縮放后顯示清晰穩(wěn)定，能夠滿足實(shí)際工程的應(yīng)用要求。

發(fā)表于：2/11/2015

零基礎(chǔ)教你學(xué)FPGA之Verilog語(yǔ)法基礎(chǔ)(下)

(1)任務(wù)具有多個(gè)輸入、輸入/輸出和輸出變量，在任務(wù)重可以使用延遲、事件和時(shí)序控制結(jié)構(gòu)，在任務(wù)重可以調(diào)用其它任務(wù)和函數(shù)。與任務(wù)不同，函數(shù)具有返回值，而且至少要有一個(gè)輸入變量，而且在函數(shù)中不能使用延遲、事件和時(shí)序控制結(jié)構(gòu)，函數(shù)可以條用函數(shù)，但是不能調(diào)用任務(wù)。

發(fā)表于：2/9/2015

零基礎(chǔ)教你學(xué)FPGA之Verilog語(yǔ)法基礎(chǔ)(中)

順序快就好比C語(yǔ)言里的大括號(hào)“{ }”，在Verilog語(yǔ)法中，用begin…end代替。這里只需要知道，在begin…end中間的語(yǔ)句是順序執(zhí)行的就行了。

發(fā)表于：2/9/2015

零基礎(chǔ)教你學(xué)FPGA之Verilog語(yǔ)法基礎(chǔ)(上)

這幾天復(fù)習(xí)了一下Verilog的語(yǔ)法知識(shí)，就借此寫寫我對(duì)這些東西的想法吧。感覺呢，是和C語(yǔ)言差不多，具有C語(yǔ)言基礎(chǔ)的朋友學(xué)起來(lái)應(yīng)該沒什么問題，和C語(yǔ)言相同的地方就不說(shuō)了吧，重點(diǎn)說(shuō)一下不同點(diǎn)吧。

發(fā)表于：2/9/2015

基于FPGA的跨時(shí)鐘域信號(hào)處理——專用握手信號(hào)

在邏輯設(shè)計(jì)領(lǐng)域，只涉及單個(gè)時(shí)鐘域的設(shè)計(jì)并不多。尤其對(duì)于一些復(fù)雜的應(yīng)用，F(xiàn)PGA往往需要和多個(gè)時(shí)鐘域的信號(hào)進(jìn)行通信。異步時(shí)鐘域所涉及的兩個(gè)時(shí)鐘之間可能存在相位差，也可能沒有任何頻率關(guān)系，即通常所說(shuō)的不同頻不同相。

發(fā)表于：2/7/2015

利用PowerPC對(duì)多片F(xiàn)PGA并行配置的設(shè)計(jì)與實(shí)現(xiàn)

為了克服JTAG等常用FPGA配置方式存在的下載速度慢等缺點(diǎn)，設(shè)計(jì)了一種利用PowerPC對(duì)多片F(xiàn)PGA進(jìn)行并行配置的方案。借助PowerPC通用輸入/輸出口產(chǎn)生控制邏輯，利用其本地總線并行下載配置數(shù)據(jù)。該方案可以選擇8 bit、16 bit以及32 bit位寬下載方式，依次實(shí)現(xiàn)對(duì)多片F(xiàn)PGA的并行配置。經(jīng)實(shí)測(cè)，利用JTAG口對(duì)XC6VSX475T芯片進(jìn)行配置需要48 s，而采用本方案可將配置時(shí)間縮短至1 s左右，大大縮短了配置時(shí)間。

發(fā)表于：2/6/2015

FPGA與圖像處理研討會(huì)圓滿落幕

2015年2月1日，由《電子技術(shù)應(yīng)用》雜志社主辦的電子技術(shù)應(yīng)用.Tech-Workshop之“FPGA與圖像處理”圓滿落幕。本次活動(dòng)吸引了40余名視頻圖像處理愛好者、FPGA愛好者參會(huì)，聽眾來(lái)自中科院電子所、中科院微電子所、電子六所等科研單位，華為、清華同方、大唐移動(dòng)、展訊通信等知名企業(yè)，以及北京大學(xué)、北京航空航天大學(xué)、北京郵電大學(xué)、北京工業(yè)大學(xué)等高等院校。

發(fā)表于：2/5/2015