頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 載荷側擺條件下衛(wèi)星點波束覆蓋區(qū)域算法研究 針對衛(wèi)星斜視時地面覆蓋區(qū)域確定問題，提出了一種利用衛(wèi)星波束側擺角、偏移正東方向旋轉角度和星下點確定衛(wèi)星波束中心的算法。通過衛(wèi)星的側視角度確定圓錐面，利用站心坐標系中波束的旋轉角確定唯一的圓錐母線作為波束中心線，進而得到衛(wèi)星波束中心與地球的交點，從而確定衛(wèi)星的覆蓋區(qū)域。 發(fā)表于：7/8/2015 基于FPGA的AXI4總線時序設計與實現(xiàn) 針對AXI4總線設備之間的高速數(shù)據(jù)傳輸需求，根據(jù)AXI4總線協(xié)議，設計實現(xiàn)了一種基于FPGA的AXI4總線讀寫時序控制方法。以FPGA為核心，采用VHDL語言，完成了滿足AXI4總線協(xié)議的讀猝發(fā)方式數(shù)據(jù)傳輸和寫猝發(fā)方式數(shù)據(jù)傳輸時序控制模塊的設計。利用FPGA內部嵌入式系統(tǒng)提供的高性能數(shù)據(jù)傳輸接口完成AXI4時序控制模塊的功能驗證。實際應用表明，依據(jù)提出的設計方法實現(xiàn)的讀寫時序控制模塊能夠滿足AXI4總線協(xié)議規(guī)定的時序關系，實現(xiàn)數(shù)據(jù)的高速正確傳輸，總線數(shù)據(jù)傳輸速率能夠達到1.09 GB/s。 發(fā)表于：7/8/2015 預取技術分析 內存時延是制約現(xiàn)代處理器性能的主要因素之一。預取技術通過提前從內存讀取將來可能使用的數(shù)據(jù)降低內存時延對處理器執(zhí)行的影響，是一種被廣泛應用的提升處理器性能的技術。探討了當前主流硬件平臺的預取技術，分析了現(xiàn)有預取技術的不足并展望了預取技術的發(fā)展趨勢。 發(fā)表于：7/7/2015 人工智能"睜眼"看到的世界是什么樣的？ 據(jù)國外媒體報道，在電腦的“眼”中，我們司空見慣的世界竟然變成了噩夢般的場景。通過上傳圖片，谷歌研發(fā)的人工神經網絡ANNs把一些全球聞名的照片或畫作變成了或荒誕不經或晦澀抽象的超現(xiàn)實畫面。請點開以上圖集體驗一下人工智能眼中的世界吧。 發(fā)表于：7/7/2015 賽靈思：ARM崛起和后Altera時代如何“生存”？ 英特爾和Altera傳出收購消息以后，分分合合好幾次。導致我買的股票上漲了5美元，我獎勵自己吃了一頓麥當勞，但是這些消息對于被收購前的Altera可能更有價值。 發(fā)表于：7/3/2015 采用基于Altera FPGA的存儲參考設計，NAND閃存使用壽命加倍 2015年7月2號，北京——Altera公司(NASDAQ: ALTR)開發(fā)了基于其Arria® 10 SoC的存儲參考設計，與目前的NAND閃存相比，NAND閃存的使用壽命將加倍，程序擦除周期數(shù)增加了7倍。參考設計在經過優(yōu)化的高性價比單片解決方案中包括了一片Arria 10 SoC和集成雙核ARM® Cortex®A9處理器，同時采用了Mobiveil的固態(tài)硬盤(SSD)控制器，以及NVMdurance的NAND優(yōu)化軟件。這一參考設計提高了NAND應用的性能和靈活性，同時延長了數(shù)據(jù)中心設備的使用壽命，從而降低了NAND陣列的成本。 發(fā)表于：7/2/2015 基于FPGA無線遠程遙控爆炸系統(tǒng) 針對地震勘探的需求，設計了一種通用、可靠的長距離無線遠程遙控爆炸系統(tǒng)。該系統(tǒng)基于FPGA+STM32架構，不僅效率高、功耗低、體積小，并具有很強的系統(tǒng)穩(wěn)定性。系統(tǒng)收發(fā)數(shù)據(jù)時，首先對數(shù)據(jù)進行卷積編碼、Viterbi譯碼，能夠有效地降低系統(tǒng)的誤碼率。利用現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）作為主控制器，系統(tǒng)能夠有效地處理數(shù)據(jù)，實現(xiàn)了遠距離可靠引爆、控制和采集。 發(fā)表于：6/18/2015 基于FPGA和USB芯片的加密盒設計與實現(xiàn) 針對網絡信息安全領域對數(shù)據(jù)加密和快速處理的需求，設計了一種基于FPGA和USB2.0芯片的數(shù)據(jù)加密盒，實現(xiàn)了高安全性的國產SM4對稱密碼算法。該設備在30個明文分組、10 000次循環(huán)的測試條件下數(shù)據(jù)加密速度可達到126 Mb/s。 發(fā)表于：6/18/2015 萊迪思更新了多款重要設計工具套件 現(xiàn)在使用標準許可證即可支持來自最新的ECP5、iCE40 Ultra和iCE40 UltraLite產品系列的更多器件 ?針對萊迪思綜合引擎（Lattice Synthesis Engine, LSE）和數(shù)據(jù)的更新可幫助用戶實現(xiàn)性能更高并且成本更低的解決方案 發(fā)表于：6/17/2015 FPGA圖像識別與目標跟蹤系統(tǒng) 采用FPGA搭建圖像處理系統(tǒng)，通過硬件算法實現(xiàn)圖像的流水線及并行處理，實現(xiàn)了對具有特定顏色的物體的識別與跟蹤。整個系統(tǒng)工作于像素頻率，避免了算法的程序跑飛現(xiàn)象，使系統(tǒng)的可靠性大為提高，較好地保持了系統(tǒng)的低功耗特性，且優(yōu)于DSP等串行處理器結合軟件算法來實現(xiàn)的方法。 發(fā)表于：6/16/2015 ?…190191192193194195196197198199…?
