頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 毕业季宝典（三）小宏答疑：面试FPGA开发岗位时会遇到哪些提问？ 这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO...... 發(fā)表于：2015/6/9 创新 赋予Stratix 10超出想象的性能提升 创新，是Altera公司成功的因素之一，也是FPGA产品在多个领域备受关注的原因所在。就像Altera公司亚太区副总裁兼董事总经理Erhaan Shaikh所介绍的，微软宣布将使用Altera的FPGA产品来实现Bing搜索引擎的加速；2014年Intel的开发者大会上，Intel表示使用FPGA的产品配合实现CPU的加速；IBM和Altera将在OpenCL方面进行合作；Altera与中国移动研究院共同发展下一代5G网络，即5G-RAN…… 發(fā)表于：2015/6/9 【单片机到嵌入式】序列之5：你的代码别人有耐心看么 好的代码格式犹如男工程师看见美女，女工程师看见帅哥一样，有种一见钟情的感觉。但是事实上很多人不注重代码的规范性，结果写出来的代码，没有连自己都不想看第二遍，这是工程师的大忌。 發(fā)表于：2015/6/6 汽轮发电机组转轴振动监测系统设计 设计了一种发电机组转轴振动监测系统。电涡流变送器将振动信号转换为电信号并传送至系统硬件平台。硬件平台使用FPGA作为控制核心对电信号进行模数转换、FIR滤波及温度矫正，并通过USB 2.0接口传输至上位机。硬件平台提供USB 2.0和RS-232两种接口，分别用来传输数据和控制命令。上位机采用LabVIEW开发平台，通用性强，通过VISA组件与硬件平台USB 2.0接口和RS-232接口通信，获取数据并控制硬件平台，实现实时振动波形分析、频域分析和轴心轨迹分析。系统可以进行远程控制与发布，并能将数据存储进SD卡及数据库中。测试及分析结果显示，整个系统运行良好、稳定、实时性强。 發(fā)表于：2015/6/4 基于FPGA的两种误码仪实现方法设计 设计了一种基于EPF10KRC208-4的误码仪，该设计充分利用了FPGA强大的可编程能力和丰富的资源，以及软件开发平台Quartus Ⅱ的完备功能，具有体积小巧、携带方便、测量精确等优点。其核心部分分别采用了逐位比较法和移位寄存器法，并在仿真过程中设置了多种误码情况进行对比。最后，根据仿真结果分析了方案的可行性和两种方法的优缺点。 發(fā)表于：2015/6/2 基于CPLD的多路可控脉冲发生器设计 针对伺服电机控制系统中的脉冲发送需求问题，提出了一种利用DDS技术，以单片机和CPLD为硬件基础的脉冲输出频率、个数可控的脉冲发生器设计方案。利用Quartus II软件进行了波形仿真并分析了结果。研究结果表明，采用该方案实现的脉冲发生器具有体积小、成本低和可靠性高等特点，而且该脉冲发生器控制简单，输出脉冲频率控制精度高，满足了伺服电机控制系统中的脉冲发送需求。 發(fā)表于：2015/6/1 FPGA面试宝典 这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了技术方面1/3的要求，另外的2/3是什么，我就说不清楚了。又有人发了竞争冒险毛刺的问题，不过，对于采用同步设计方法的系统，这些问题一般不会遇到。下面就谈谈我对这些问题的看法，要是你觉得看这些东西觉得类似一堆狗屎，那么恭喜你，你面试成功的机会增加了1/3；要是你你觉得阿，什么样的牛人拉了一堆牛屎，那么不好意思，还是再去补补课把。这里推荐一本《数字设计——原理和实践》(John F.Wakerly)的书，仔细看一遍吧。 發(fā)表于：2015/5/29 基于多DSP的遥感图像实时压缩系统设计 随着遥感技术的发展，对高分辨率的遥感图像实时压缩的需求日益迫切。设计了高性能的图像压缩系统，由8片ADSP-TS201为核心处理器和2片FPGA组成，可提供高达28.8 GFLOPS的峰值浮点运算能力。 發(fā)表于：2015/5/28 随钻井下32位信号采集系统设计 为满足近钻头电阻率系统测量的需要，设计了一种32位高精度信号采集系统。该系统以内置DSP运算单元的高性能、低功耗的信号处理芯片和FPGA为控制器，进行信号的采集控制。实现了近钻头电阻率测量信号的采集数据转换功能。该系统采用的32位高精度信号采集芯片保证了信号采集的质量，并可稳定地工作在井下高温环境中。 發(fā)表于：2015/5/27 AVS 3D实时解码器在 FPGA/SoC平台上的设计与实现 AVS(audio video coding standard)工作组针对3D视频提出了双目立体视频编解码方案。以AVS双目拼接算法为核心，通过FPGA硬件加速模块完成双目立体ES流的语法元素解析，与SoC开发板Xilinx ZYNQ 7020协同工作，创新性地在FPGA/SoC协同平台上实现了AVS 3D实时解码器。 發(fā)表于：2015/5/26 <…193194195196197198199200201202…>
