頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 一種應用于生物識別領(lǐng)域的AES算法 生物識別技術(shù)已廣受重視，利用AES加密算法對生物識別過程中的特征模板進行加密可以大大提高生物識別技術(shù)的安全性。為提高AES加密算法的吞吐率，使其更好地應用于生物識別領(lǐng)域，以FPGA為實現(xiàn)主體，采用串行緩存結(jié)構(gòu)，充分利用FPGA并行處理的特點，成功實現(xiàn)了一種大吞吐量的AES算法。最后在Xilinx的XC7A200T芯片上對算法進行了驗證，經(jīng)計算其理論吞吐量可以達到30.3 Gb/s。 發(fā)表于：7/27/2015 基于安路FPGA的雙端口千兆以太網(wǎng)視頻傳輸卡 本文介紹了一種使用ANLOGIC(上海安路信息科技有限公司) AL3 FPGA實現(xiàn)的基于千兆以太網(wǎng)的實時視頻傳輸系統(tǒng)。本文首先對AL3 FPGA的特點，KSZ9031RNX千兆PHY芯片和視頻傳輸帶寬計算等進行了簡要介紹，然后詳細描述了系統(tǒng)硬件架構(gòu)和FPGA程序架構(gòu)，通過采用乒乓式的頁模式訪問SDRAM解決視頻緩存帶寬瓶頸，實現(xiàn)了1080P 30幀/秒的實時視頻傳輸。 發(fā)表于：7/27/2015 2015 Altera亞洲創(chuàng)新設(shè)計大賽獲獎名單 經(jīng)過激烈的角逐，2015亞洲創(chuàng)新設(shè)計大賽共評選出特等獎4名、一等獎6名、二等獎4名，三等獎6名。其中，湖北大學的“30秒速解魔方機器人”在公投環(huán)節(jié)以兩票領(lǐng)先的優(yōu)勢當選本屆亞洲創(chuàng)新設(shè)計大賽的兩岸總冠軍。 發(fā)表于：7/25/2015 2015 Altera亞洲創(chuàng)新設(shè)計大賽完美收官 7月11日～12日，由Altera和友晶科技聯(lián)合主辦的2015亞洲創(chuàng)新設(shè)計大賽終于在武漢落下帷幕。本屆大賽吸引了500多支隊伍報名參賽，通過分賽區(qū)的比拼，最后共有16支隊伍帶著他們的精彩作品來到現(xiàn)場，參加最后的角逐。 發(fā)表于：7/25/2015 基于粒子群算法的交通干線協(xié)調(diào)控制的研究 目前各大城市交通擁堵的一個重要原因是交通控制仍然為單點控制，未能實現(xiàn)協(xié)調(diào)優(yōu)化?；诖耍岢鲆环N基于粒子群優(yōu)化的干線交通總延誤最小協(xié)調(diào)控制方法。首先，通過對城市交通干線協(xié)調(diào)控制進行數(shù)學抽象，建立干線交通雙向綠波控制總延誤模型。其次，依據(jù)總延誤模型的特征，設(shè)計了一種利用歷史最優(yōu)共享的粒子群算法(VSHBPSO)。接著，對干線總延誤模型進行優(yōu)化，以總延誤最小為目標，得出相位差、綠信比的最優(yōu)解，進而獲得交通信號相位的動態(tài)配時策略。最后以秦皇島市交通干線為例進行仿真實驗，實驗結(jié)果表明，優(yōu)化后的交叉口配時方案比傳統(tǒng)的定時控制方案減少了43.1%的延誤時間，有效提高了干線通行效率。 發(fā)表于：7/23/2015 基于FPGA的通用PCM測試系統(tǒng)設(shè)計 遙測系統(tǒng)中，使用大量、種類繁多的數(shù)據(jù)綜合設(shè)備將不同種類、不同通道的有用信息綜合、編碼為PCM流。為滿足種類繁多的數(shù)據(jù)綜合設(shè)備的測試需求，研制了基于FPGA的通用PCM測試系統(tǒng)，實現(xiàn)對具有不同碼型、碼速率、幀結(jié)構(gòu)以及接口等的數(shù)據(jù)綜合設(shè)備的功能測試。系統(tǒng)功能強大，使用靈活方便。 發(fā)表于：7/23/2015 基于FPGA的數(shù)字高清CMOS遙感成像技術(shù) 為得到高質(zhì)量的數(shù)字高清遙感圖像，設(shè)計了一種基于FPGA的CMOS遙感成像系統(tǒng)。首先闡述了以FPGA為主處理器的硬件平臺結(jié)構(gòu)，然后從模塊化的角度詳細介紹了如何用FPGA器件實現(xiàn)硬件系統(tǒng)的數(shù)字功能并得到高質(zhì)量的遙感圖像，這些內(nèi)容主要包括主控制接口、傳感器接口、圖像預處理、DDR2控制、數(shù)字視頻合成等模塊。通過軟件仿真和硬件測試，驗證了設(shè)計方案的正確性和有效性。 發(fā)表于：7/23/2015 基于FPGA的電子變焦系統(tǒng)設(shè)計 針對數(shù)碼相機、手機等移動設(shè)備的特點，提出一種基于高分辨率傳感器的無損電子變焦模型，該模型同時克服了光學變焦模型和傳統(tǒng)電子變焦模型的缺陷，輸出圖像可以達到光學變焦的效果。針對圖像在縮放過程中的混疊現(xiàn)象，提出一種基于FPGA的抗混疊濾波和雙線性插值相結(jié)合的圖像縮放算法。通過MATLAB仿真表明，該算法得到的圖像質(zhì)量較高,硬件實現(xiàn)簡單。 發(fā)表于：7/23/2015 基于DSP+CPLD的電動舵機控制系統(tǒng)的設(shè)計 設(shè)計了一個基于DSP+CPLD的電動舵機控制系統(tǒng)。硬件電路包括控制器、驅(qū)動電路、信號檢測電路以及保護電路，完成了對各部分電路的檢測，同時采用了PI控制算法，并對參數(shù)進行了調(diào)整。采用DSP和CPLD相結(jié)合的主控單元，簡化了DSP的外圍電路，減少了DSP消耗的運算資源，并充分運用了CPLD編程的靈活性。實驗結(jié)果表明，該電動舵機控制系統(tǒng)運行可靠、穩(wěn)定，具有較強的實用性。 發(fā)表于：7/23/2015 帶殘余補償?shù)耐馔茮_激響應低成本FIR濾波器實現(xiàn) 基于帶殘余補償?shù)耐馔茮_激響應設(shè)計技術(shù)，利用硬件描述語言編程在集成電路上對FIR數(shù)字濾波器進行了綜合。該技術(shù)利用沖激響應的準周期特性近似濾波器系數(shù)，有效降低了FIR濾波器常系數(shù)乘法的復雜度，并通過殘余補償降低濾波器階數(shù)，同時應用子項共享技術(shù)進一步減少加法器個數(shù)。綜合結(jié)果表明所提方法可以有效節(jié)省高階FIR濾波器硬件資源的消耗，適用于低成本數(shù)字系統(tǒng)設(shè)計。 發(fā)表于：7/21/2015 ?…188189190191192193194195196197…?
