亚洲日韩精品无码专区一区,成人无码午夜在线观看

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于漢明碼校驗的AES數(shù)據(jù)加密記錄器設(shè)計

以FPGA為硬件設(shè)計平臺，實現(xiàn)AES數(shù)據(jù)加密記錄器，重點講述了AES算法的FPGA實現(xiàn)。利用MATLAB軟件完成算法的密鑰擴展及S盒設(shè)計，使其在硬件中的設(shè)計簡化為查表操作；整體算法的設(shè)計采用流水線技術(shù)，提高了加密速度。同時，設(shè)計了漢明校驗碼解決由于NAND Flash位翻轉(zhuǎn)經(jīng)加密后帶來的誤碼擴散的問題，將最后的糾錯工作設(shè)計在計算機上完成，降低對硬件讀數(shù)的影響，同時提高了系統(tǒng)的可靠性，該設(shè)計具有一定實用價值。

發(fā)表于：8/22/2015

視頻混沌加密及其FPGA實現(xiàn)

混沌具有確定性系統(tǒng)的內(nèi)在隨機性、有界遍歷性以及對初值和系統(tǒng)參數(shù)的敏感性，與信息加密應具備的基本特性相一致?；诨煦缲堄成涞幕驹?，利用FPGA的并行處理算法和豐富的邏輯資源，首先對視頻信號進行采集，然后利用混沌貓映射對采集的視頻信號進行加密，并給出了相關(guān)的視頻混沌加密的設(shè)計方法和FPGA硬件實現(xiàn)結(jié)果。

發(fā)表于：8/22/2015

FPGA芯片在編程器燒錄器里的應用

摘要：FPGA的IO可編程，這給邏輯設(shè)計和PCB設(shè)計帶來一定的靈活性和獨立性。在編程器的硬件實現(xiàn)中，F(xiàn)PGA就是充當一個“千手觀音”的角色，為邏輯設(shè)計和PCB設(shè)計鋪路架橋，靈活實現(xiàn)各種功能。

發(fā)表于：8/22/2015

Altera是否要擔心英特爾的并購記錄

　界都在擔心Altera被英特爾收購之后的命運，但與此同時，這家受人尊重的可編程邏輯器件廠商的產(chǎn)品、技術(shù)路線和雇員，很明顯前景讓人牽掛。

發(fā)表于：8/21/2015

裸眼3D液晶屏FPGA時序控制技術(shù)研究

裸眼3D液晶屏為圖像顯示載體，可把左右眼的圖像準確送至雙眼形成立體視覺。左右眼圖像信號使用FPGA來準確控制幀同步、行同步與像素時鐘，使圖像像素準確地傳輸?shù)狡聊幌鄳恢谩Ｑ芯苛寺阊?D屏的數(shù)據(jù)接口要求，通過裸眼3D顯示算法和利用硬件描述語言建立了圖像數(shù)據(jù)流傳輸模型，得出了裸眼3D字幕顯示的可行邏輯設(shè)計。系統(tǒng)經(jīng)過實驗驗證，運行穩(wěn)定。

發(fā)表于：8/20/2015

一種無乘法器的DLMS導航抗干擾算法設(shè)計

衛(wèi)星導航信號具有發(fā)射功率弱、信號載波和碼元易丟失等特點，很容易受到強信號的壓制式干擾。采用自適應天線陣列對導航信號進行抗干擾處理，設(shè)計使用適合導航信號的功率倒置算法來實現(xiàn)抗干擾。提出了一種基于CORDIC算法的無乘法器結(jié)構(gòu)的DLMS算法設(shè)計，CORDIC算法引入的流水線延遲適用于空時二維DLMS算法，延遲不會影響空時二維DLMS算法的收斂特性及估計誤差。詳細介紹了CORDIC乘法單元的設(shè)計、空時二維DLMS的相關(guān)參數(shù)的設(shè)計，在Simulink上完成了系統(tǒng)的仿真，最后給出了仿真結(jié)果，驗證了設(shè)計的正確性和可行性。

發(fā)表于：8/19/2015

基于FPGA的高速時間交替采樣系統(tǒng)

提出了一種高速高精度數(shù)據(jù)采集系統(tǒng)的設(shè)計。ADC高速采樣基于時間交替采樣結(jié)構(gòu)實現(xiàn)，以FPGA為邏輯控制芯片，DSP為誤差矯正算法處理中心。在對系統(tǒng)總體設(shè)計各模塊進行介紹的基礎(chǔ)上，重點分析了系統(tǒng)存在的偏移誤差、時延誤差和增益誤差，并描述了一種誤差矯正方法。通過實驗測試，結(jié)果表明該設(shè)計能夠?qū)崿F(xiàn)1 GS/s的高速采樣，并能完成明顯的誤差矯正。

發(fā)表于：8/15/2015

基于CPLD和DS1020的多道數(shù)字延遲脈沖發(fā)生器

討論了一種可用于飛行時間質(zhì)譜儀（TOF）的小型多通道時序系統(tǒng)，研制一種新型高精度的可編程數(shù)字延遲/脈沖發(fā)生器。采用單片機（MCU）作為微控制器，通過可編程邏輯器件（CPLD）和可編程數(shù)字延遲線（DS1020）產(chǎn)生所需脈沖，介紹了高速數(shù)字系統(tǒng)中的定時誤差問題。該裝置可同時輸出7路脈沖，延遲分辨率最低可達0.15 ns，脈沖寬度分辨率為10 ns，可以采用外同步觸發(fā)方式完成多臺設(shè)備級聯(lián)控制。

發(fā)表于：8/14/2015

基于OTSU算法的FPGA實時繞距測量系統(tǒng)

隨著FPGA芯片集成度的提高，加之其價格低廉的優(yōu)勢，越來越多的視頻圖像處理平臺采用基于FPGA技術(shù)的方案。設(shè)計并實現(xiàn)了一個基于OTSU算法的FPGA實時繞距測量系統(tǒng)。首先設(shè)計了視頻圖像灰度化的非浮點運算實現(xiàn)，然后詳細討論了OTSU算法的硬件實現(xiàn)方案，包括其原理、公式簡化、流水線處理等。經(jīng)過OTSU算法處理之后，接著通過統(tǒng)計二值圖像中雙絞線部分的列寬，計算兩個最窄列寬之間的距離即繞距。最后在片上可編程系統(tǒng)上編寫軟件模塊實現(xiàn)功能。

發(fā)表于：8/14/2015

【Tech-Workshop】最新FPGA技術(shù)發(fā)展與應用經(jīng)驗分享

如今，28納米工藝的FPGA產(chǎn)品已經(jīng)開始普及,在物聯(lián)網(wǎng)時代必將承擔更大的重任。在以閃電般速度發(fā)展的半導體產(chǎn)業(yè)里，30年足夠改變一切。接下來，F(xiàn)PGA將在哪些地方大放異彩呢？

發(fā)表于：8/14/2015