香蕉视频下载app,十八禁禁久久精品,精品国产免费一区二区三区五区

頭條

基于FPGA的ZUC算法快速實(shí)現(xiàn)研究

祖沖之（ZUC）算法是我國(guó)自主研發(fā)的商用序列密碼算法，已被應(yīng)用于服務(wù)器實(shí)時(shí)運(yùn)算和大數(shù)據(jù)處理等復(fù)雜需求場(chǎng)景，ZUC的高速實(shí)現(xiàn)對(duì)于其應(yīng)用推廣具有重要的實(shí)用意義?；诖?，針對(duì)ZUC適用環(huán)境的FPGA實(shí)現(xiàn)高性能要求，通過(guò)優(yōu)化模乘、模加等核心運(yùn)算，并采用流水化結(jié)構(gòu)設(shè)計(jì)，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了ZUC算法。實(shí)驗(yàn)結(jié)果表明，ZUC算法核的數(shù)據(jù)吞吐量可達(dá)10.4 Gb/s，與現(xiàn)有研究成果相比，降低了關(guān)鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實(shí)現(xiàn)了良好的平衡，為ZUC算法的高性能實(shí)現(xiàn)提供了新的解決方案。

基于FPGA的C/S模式網(wǎng)絡(luò)硬盤設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)目前多數(shù)B/S(Browser/Server，瀏覽器/服務(wù)器)模式網(wǎng)絡(luò)硬盤存在的安全性問(wèn)題以及文件格式和文件大小受限等問(wèn)題，提出并實(shí)現(xiàn)了一種基于FPGA的C/S（Client/Server，客戶端/服務(wù)器)模式網(wǎng)絡(luò)硬盤，分別在用戶層、內(nèi)核層對(duì)NFS(Network File System,網(wǎng)絡(luò)文件系統(tǒng)）服務(wù)器、FAT32文件系統(tǒng)進(jìn)行了設(shè)計(jì)及改進(jìn)，并在硬件層設(shè)計(jì)了硬盤控制器IP核及其所需的驅(qū)動(dòng)程序，最后通過(guò)Petalinux操作系統(tǒng)移植到Microblaze中，利用軟硬件協(xié)同設(shè)計(jì)的方式在XUPV5_LX110T開(kāi)發(fā)板上驗(yàn)證通過(guò)。驗(yàn)證結(jié)果表明，該網(wǎng)絡(luò)硬盤可實(shí)現(xiàn)遠(yuǎn)程文件在線訪問(wèn)及其他基本操作，并且對(duì)文件格式、單個(gè)文件大小無(wú)限制。

發(fā)表于：10/15/2015

基于FPGA的數(shù)字卷積加減速算法的設(shè)計(jì)與實(shí)現(xiàn)

為了減小計(jì)算量，引入了數(shù)字卷積采用FPGA硬件編程的方式實(shí)現(xiàn)加減速控制算法，提高了算法的穩(wěn)定性和運(yùn)算速度；為了減小速度誤差和位置誤差，在不同情況下采用相應(yīng)的補(bǔ)償算法來(lái)實(shí)現(xiàn)對(duì)定點(diǎn)數(shù)運(yùn)算過(guò)程中的余數(shù)處理；針對(duì)數(shù)字卷積運(yùn)算之前產(chǎn)生的余數(shù)，在速度序列的末尾添加速度補(bǔ)償序列來(lái)消除余數(shù)誤差；對(duì)于數(shù)字卷積運(yùn)算過(guò)程中產(chǎn)生的余數(shù)，采用余數(shù)累加的方式來(lái)減小余數(shù)誤差。

發(fā)表于：10/15/2015

基于輪廓PCA的字母手勢(shì)識(shí)別算法研究

提出了一種改進(jìn)的手勢(shì)檢測(cè)識(shí)別算法。首先對(duì)采集的手勢(shì)圖像綜合運(yùn)用Krisch算子的背景差分與膚色分割等算法進(jìn)行預(yù)處理，然后根據(jù)手勢(shì)的方向去除胳膊等非目標(biāo)，截取手型區(qū)域。最后對(duì)手型圖像進(jìn)行輪廓檢測(cè)，根據(jù)手型輪廓的二值圖像進(jìn)行PCA降維，并與投影降維后的樣本計(jì)算空間距離，從而進(jìn)行手勢(shì)分類。通過(guò)此方法可以快速、準(zhǔn)確地檢測(cè)到手型區(qū)域，識(shí)別手型含義，且具有實(shí)時(shí)性。

發(fā)表于：10/14/2015

2×4 MIMO-OFDM系統(tǒng)中 K-Best檢測(cè)器的設(shè)計(jì)與實(shí)現(xiàn)

基于貝爾實(shí)驗(yàn)室V-BLAST結(jié)構(gòu)構(gòu)建了2×4 MIMO-OFDM系統(tǒng)模型，并確定了該模型下K-Best算法的K值。之后對(duì)K-Best檢測(cè)器進(jìn)行了硬件架構(gòu)設(shè)計(jì)，采用Xilinx Virtex-5芯片對(duì)所設(shè)計(jì)檢測(cè)器加以實(shí)現(xiàn)，并給出檢測(cè)器資源消耗和時(shí)鐘頻率等性能指標(biāo)，最后通過(guò)仿真驗(yàn)證檢測(cè)器正確性。

發(fā)表于：10/12/2015

歐盟將無(wú)條件批準(zhǔn)英特爾收購(gòu)Altera

路透社今日援引兩位知情人士的消息稱，歐盟很快將無(wú)條件批準(zhǔn)英特爾收購(gòu)Altera交易。英特爾今年6月1日宣布，將以約167億美元的現(xiàn)金收購(gòu)可編程邏輯芯片巨頭Altera。英特爾此舉旨在強(qiáng)化公司的數(shù)據(jù)中心芯片業(yè)務(wù)，開(kāi)發(fā)用于汽車、智能手表和其他“物聯(lián)網(wǎng)”設(shè)備芯片。

發(fā)表于：10/12/2015

全新VersaClock 6可編程時(shí)鐘發(fā)生器能夠提供屢獲殊榮的IDT VersaClock 系列產(chǎn)品的最佳的性能

美國(guó)加利福尼亞州圣何塞，2015年10月9日 - IDT公司（IDT®）（NASDAQ：IDTI）今天宣布推出VersaClock®6可編程時(shí)鐘發(fā)生器系列，能夠針對(duì)要求苛刻的高性能應(yīng)用提供高靈活性和低功耗的時(shí)序解決方案。VersaClock®6系列產(chǎn)品具有低于500飛秒（fs）的RMS（均方根）相位抖動(dòng)，能夠提供屢獲殊榮的IDT VersaClock 系列產(chǎn)品目前最佳的性能，實(shí)現(xiàn)了抖動(dòng)性能、靈活性和低工作功耗的出眾組合。

發(fā)表于：10/11/2015

基于FPGA和DSPIC30F6014A的數(shù)據(jù)記錄器設(shè)計(jì)

針對(duì)目前飛行數(shù)據(jù)記錄器對(duì)數(shù)據(jù)的大容量和高速存儲(chǔ)的需求，提出了一種以DSPIC30F6014A控制USB接口芯片CH378讀寫U盤數(shù)據(jù)，并添加FPGA控制讀寫大容量Flash數(shù)據(jù)作為高速數(shù)據(jù)緩沖以實(shí)現(xiàn)脫離計(jì)算機(jī)存儲(chǔ)高速大容量數(shù)據(jù)至U盤的設(shè)計(jì)方案。該方案能夠?qū)崿F(xiàn)大容量數(shù)據(jù)存儲(chǔ)功能，并能夠極大地提高U盤讀寫數(shù)據(jù)的速度，具有設(shè)備體積小、成本低和便于攜帶等優(yōu)點(diǎn)，很大程度緩解了數(shù)據(jù)存儲(chǔ)的壓力，具有很廣闊的應(yīng)用前景。

發(fā)表于：10/11/2015

基于FPGA高速圖像數(shù)據(jù)的存儲(chǔ)及顯示設(shè)計(jì)

設(shè)計(jì)了一種基于FPGA控制Nand Flash陣列實(shí)現(xiàn)高速流水線式存儲(chǔ)的方案。設(shè)計(jì)利用FPGA作為主控制器，通過(guò)CameraLink輸入通信接口將圖像數(shù)據(jù)經(jīng)過(guò)一/二級(jí)緩存寫入Flash存儲(chǔ)陣列中，并采用DMA傳輸技術(shù)將存儲(chǔ)后的圖像數(shù)據(jù)上傳至計(jì)算機(jī)硬盤中作進(jìn)一步處理；同時(shí)，利用SDRAM顯存實(shí)時(shí)刷新數(shù)據(jù)，F(xiàn)PGA構(gòu)造相應(yīng)的VGA信號(hào)，最終實(shí)現(xiàn)100 MB/s圖像數(shù)據(jù)的實(shí)時(shí)顯示。

發(fā)表于：10/11/2015

一種抑制電路溫度漂移影響的高溫測(cè)量系統(tǒng)

設(shè)計(jì)了一種耐155 ℃高溫的井下測(cè)量系統(tǒng)，為了滿足多通道信號(hào)的測(cè)量，其前置放大電路采用分時(shí)復(fù)用的工作機(jī)制，刻度信號(hào)與目標(biāo)信號(hào)通過(guò)模擬開(kāi)關(guān)分時(shí)送至前置放大器。發(fā)射電流經(jīng)取樣后得到參考信號(hào)，運(yùn)用數(shù)字相敏檢波算法計(jì)算其幅度和相位，為分時(shí)導(dǎo)通的刻度信號(hào)和目標(biāo)信號(hào)提供相位基準(zhǔn)。通過(guò)對(duì)模擬通道進(jìn)行實(shí)時(shí)的刻度，確保測(cè)量結(jié)果不隨電路的溫度漂移而發(fā)生變化。實(shí)驗(yàn)結(jié)果表明，該方法能有效地抑制溫漂對(duì)測(cè)量系統(tǒng)的影響。

發(fā)表于：10/11/2015

基于ARM+FPGA的引信信息測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

引信信息交聯(lián)信號(hào)具有快速性、瞬時(shí)性和高頻率等特性。通過(guò)嵌入式系統(tǒng)和FPGA設(shè)計(jì)實(shí)現(xiàn)了一種引信信息交聯(lián)信號(hào)的測(cè)試系統(tǒng)，能同時(shí)對(duì)多路引信交聯(lián)信息進(jìn)行實(shí)時(shí)檢測(cè)、信息發(fā)送裝定和反饋，通過(guò)對(duì)高頻瞬時(shí)信號(hào)的信息處理，設(shè)計(jì)專用調(diào)制解調(diào)與編碼解碼電路和人機(jī)交互應(yīng)用程序。設(shè)計(jì)的測(cè)試系統(tǒng)經(jīng)過(guò)多次試驗(yàn)，驗(yàn)證了其有效性和準(zhǔn)確性。

發(fā)表于：10/9/2015