中文字字幕在线精品乱码高清,久久成人性色生活片,狼人伊人久久久精品cao

頭條

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

基于FPGA和DSPIC30F6014A的數(shù)據(jù)記錄器設計

針對目前飛行數(shù)據(jù)記錄器對數(shù)據(jù)的大容量和高速存儲的需求，提出了一種以DSPIC30F6014A控制USB接口芯片CH378讀寫U盤數(shù)據(jù)，并添加FPGA控制讀寫大容量Flash數(shù)據(jù)作為高速數(shù)據(jù)緩沖以實現(xiàn)脫離計算機存儲高速大容量數(shù)據(jù)至U盤的設計方案。該方案能夠實現(xiàn)大容量數(shù)據(jù)存儲功能，并能夠極大地提高U盤讀寫數(shù)據(jù)的速度，具有設備體積小、成本低和便于攜帶等優(yōu)點，很大程度緩解了數(shù)據(jù)存儲的壓力，具有很廣闊的應用前景。

發(fā)表于：2015/10/11

基于FPGA高速圖像數(shù)據(jù)的存儲及顯示設計

設計了一種基于FPGA控制Nand Flash陣列實現(xiàn)高速流水線式存儲的方案。設計利用FPGA作為主控制器，通過CameraLink輸入通信接口將圖像數(shù)據(jù)經(jīng)過一/二級緩存寫入Flash存儲陣列中，并采用DMA傳輸技術將存儲后的圖像數(shù)據(jù)上傳至計算機硬盤中作進一步處理；同時，利用SDRAM顯存實時刷新數(shù)據(jù)，F(xiàn)PGA構造相應的VGA信號，最終實現(xiàn)100 MB/s圖像數(shù)據(jù)的實時顯示。

發(fā)表于：2015/10/11

一種抑制電路溫度漂移影響的高溫測量系統(tǒng)

設計了一種耐155 ℃高溫的井下測量系統(tǒng)，為了滿足多通道信號的測量，其前置放大電路采用分時復用的工作機制，刻度信號與目標信號通過模擬開關分時送至前置放大器。發(fā)射電流經(jīng)取樣后得到參考信號，運用數(shù)字相敏檢波算法計算其幅度和相位，為分時導通的刻度信號和目標信號提供相位基準。通過對模擬通道進行實時的刻度，確保測量結果不隨電路的溫度漂移而發(fā)生變化。實驗結果表明，該方法能有效地抑制溫漂對測量系統(tǒng)的影響。

發(fā)表于：2015/10/11

基于ARM+FPGA的引信信息測試系統(tǒng)設計與實現(xiàn)

引信信息交聯(lián)信號具有快速性、瞬時性和高頻率等特性。通過嵌入式系統(tǒng)和FPGA設計實現(xiàn)了一種引信信息交聯(lián)信號的測試系統(tǒng)，能同時對多路引信交聯(lián)信息進行實時檢測、信息發(fā)送裝定和反饋，通過對高頻瞬時信號的信息處理，設計專用調制解調與編碼解碼電路和人機交互應用程序。設計的測試系統(tǒng)經(jīng)過多次試驗，驗證了其有效性和準確性。

發(fā)表于：2015/10/9

Xilinx多重處理系統(tǒng)芯片提前出貨

賽靈思(Xilinx)宣布提早一季為首位客戶出貨業(yè)界首款16nm多重處理系統(tǒng)晶片(MPSoC)。早期版本的Zynq UltraScale+ MPSoC讓賽靈思客戶能夠開始設計及提供基于MPSoC的系統(tǒng)。

發(fā)表于：2015/10/9

一種新型圖像壓縮系統(tǒng)的設計

為打破傳統(tǒng)的攝像機-采集卡-存儲卡為一體的簡單采集存儲設計模式，實現(xiàn)模擬視頻和數(shù)字視頻雙采集及數(shù)據(jù)壓縮、高速傳輸?shù)男履Ｊ?，設計了一種以FPGA為控制核心、DSP為圖像數(shù)據(jù)處理中心、IP核的生成與雙SDRAM乒乓緩存協(xié)同工作為技巧、PCI卡高速傳輸為手段的圖像壓縮系統(tǒng)。DSP邏輯編碼的改進使圖像壓縮比得到進一步提高。通過實際測試，圖像的壓縮比可達26:1；FPGA+DSP+PCI卡的綜合使用使處理圖像數(shù)據(jù)的速度提高至少50％，圖像轉存速率更是達到了38 MB/s。

發(fā)表于：2015/10/8

基于FPGA的運動目標檢測系統(tǒng)設計

針對運動目標檢測技術在國防軍工領域的廣泛應用，設計了一種基于FPGA的運動目標檢測系統(tǒng)。利用CCD攝像頭采集帶有運動目標的視頻圖像，并將采集后視頻圖像傳輸給SAA7113H進行解碼，再將解碼后的數(shù)字信號供給FPGA實現(xiàn)幀間差分算法以達到運動目標檢測的目的，之后將數(shù)據(jù)傳輸給SAA7121H芯片進行編碼，并將編碼后的視頻數(shù)據(jù)在顯示單元中顯示。實驗測試結果表明，該運動目標檢測系統(tǒng)能夠實時地檢測出運動目標，穩(wěn)定性高，實時性好。

發(fā)表于：2015/10/7

基于FPGA的智能車牌定位識別系統(tǒng)設計

智能交通體系中，專用計算機視覺系統(tǒng)即牌照識別技術（License Plate Reeognition，LPR）占有極其重要的地位。設計了一種基于FPGA平臺的智能車牌定位識別系統(tǒng)，在 EP2C35平臺上搭建SOPC系統(tǒng)，完成了車牌圖像定位、字符提取識別等功能。該設計采用FPGA為核心，大大減小了制板的面積，有效提高了系統(tǒng)定位的速度及準確性；可定制的軟核Nios II處理器使得智能車牌識別系統(tǒng)具有了更大的靈活性。

發(fā)表于：2015/10/7

基于FPGA的高頻全數(shù)字低電平系統(tǒng)算法實現(xiàn)

本套加速器高頻低電平系統(tǒng)（LLRF）是中國ADS注入器II高頻系統(tǒng)的原型機，其工作頻率為162.5 MHz，以實現(xiàn)超導加速腔的幅度與相位穩(wěn)定控制和諧振頻率調節(jié)。該系統(tǒng)主要由射頻前端和數(shù)字信號處理FPGA兩部分組成。射頻前端主要實現(xiàn)高頻信號的上下變頻和電平匹配；數(shù)字信號處理FPGA是系統(tǒng)的核心，主要完成射頻信號幅值與相位的數(shù)字穩(wěn)定控制，超導腔諧振頻率控制，以及1 000 M以太網(wǎng)通信。在實驗室環(huán)境下，對該系統(tǒng)進行了幅度和相位穩(wěn)定度測試，相位穩(wěn)定度峰峰值為±0.3°，有效值為0.09°，幅值相對穩(wěn)定度峰峰值為±5×10-3，有效值為3.2×10-3，達到了設計要求。

發(fā)表于：2015/10/7

某型雷達仿真訓練系統(tǒng)PPI顯示設計與實現(xiàn)

開展了基于FPGA的雷達PPI顯示研究，介紹了PPI顯示的頂層模塊設計及功能組成，詳細闡述了航路目標PPI顯示原理及實現(xiàn)方法、目標坐標參數(shù)轉換、參數(shù)信息格式轉換、串行通信及參數(shù)信息周期更新等功能IP核設計。并且簡要介紹了各功能模塊的仿真試驗情況及在硬件平臺中的性能測試情況。

發(fā)表于：2015/9/29