123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

2×4 MIMO-OFDM系統(tǒng)中 K-Best檢測(cè)器的設(shè)計(jì)與實(shí)現(xiàn)

基于貝爾實(shí)驗(yàn)室V-BLAST結(jié)構(gòu)構(gòu)建了2×4 MIMO-OFDM系統(tǒng)模型，并確定了該模型下K-Best算法的K值。之后對(duì)K-Best檢測(cè)器進(jìn)行了硬件架構(gòu)設(shè)計(jì)，采用Xilinx Virtex-5芯片對(duì)所設(shè)計(jì)檢測(cè)器加以實(shí)現(xiàn)，并給出檢測(cè)器資源消耗和時(shí)鐘頻率等性能指標(biāo)，最后通過(guò)仿真驗(yàn)證檢測(cè)器正確性。

發(fā)表于：2015/10/12

歐盟將無(wú)條件批準(zhǔn)英特爾收購(gòu)Altera

路透社今日援引兩位知情人士的消息稱，歐盟很快將無(wú)條件批準(zhǔn)英特爾收購(gòu)Altera交易。英特爾今年6月1日宣布，將以約167億美元的現(xiàn)金收購(gòu)可編程邏輯芯片巨頭Altera。英特爾此舉旨在強(qiáng)化公司的數(shù)據(jù)中心芯片業(yè)務(wù)，開(kāi)發(fā)用于汽車(chē)、智能手表和其他“物聯(lián)網(wǎng)”設(shè)備芯片。

發(fā)表于：2015/10/12

全新VersaClock 6可編程時(shí)鐘發(fā)生器能夠提供屢獲殊榮的IDT VersaClock 系列產(chǎn)品的最佳的性能

美國(guó)加利福尼亞州圣何塞，2015年10月9日 - IDT公司（IDT®）（NASDAQ：IDTI）今天宣布推出VersaClock®6可編程時(shí)鐘發(fā)生器系列，能夠針對(duì)要求苛刻的高性能應(yīng)用提供高靈活性和低功耗的時(shí)序解決方案。VersaClock®6系列產(chǎn)品具有低于500飛秒（fs）的RMS（均方根）相位抖動(dòng)，能夠提供屢獲殊榮的IDT VersaClock 系列產(chǎn)品目前最佳的性能，實(shí)現(xiàn)了抖動(dòng)性能、靈活性和低工作功耗的出眾組合。

發(fā)表于：2015/10/11

基于FPGA和DSPIC30F6014A的數(shù)據(jù)記錄器設(shè)計(jì)

針對(duì)目前飛行數(shù)據(jù)記錄器對(duì)數(shù)據(jù)的大容量和高速存儲(chǔ)的需求，提出了一種以DSPIC30F6014A控制USB接口芯片CH378讀寫(xiě)U盤(pán)數(shù)據(jù)，并添加FPGA控制讀寫(xiě)大容量Flash數(shù)據(jù)作為高速數(shù)據(jù)緩沖以實(shí)現(xiàn)脫離計(jì)算機(jī)存儲(chǔ)高速大容量數(shù)據(jù)至U盤(pán)的設(shè)計(jì)方案。該方案能夠?qū)崿F(xiàn)大容量數(shù)據(jù)存儲(chǔ)功能，并能夠極大地提高U盤(pán)讀寫(xiě)數(shù)據(jù)的速度，具有設(shè)備體積小、成本低和便于攜帶等優(yōu)點(diǎn)，很大程度緩解了數(shù)據(jù)存儲(chǔ)的壓力，具有很廣闊的應(yīng)用前景。

發(fā)表于：2015/10/11

基于FPGA高速圖像數(shù)據(jù)的存儲(chǔ)及顯示設(shè)計(jì)

設(shè)計(jì)了一種基于FPGA控制Nand Flash陣列實(shí)現(xiàn)高速流水線式存儲(chǔ)的方案。設(shè)計(jì)利用FPGA作為主控制器，通過(guò)CameraLink輸入通信接口將圖像數(shù)據(jù)經(jīng)過(guò)一/二級(jí)緩存寫(xiě)入Flash存儲(chǔ)陣列中，并采用DMA傳輸技術(shù)將存儲(chǔ)后的圖像數(shù)據(jù)上傳至計(jì)算機(jī)硬盤(pán)中作進(jìn)一步處理；同時(shí)，利用SDRAM顯存實(shí)時(shí)刷新數(shù)據(jù)，F(xiàn)PGA構(gòu)造相應(yīng)的VGA信號(hào)，最終實(shí)現(xiàn)100 MB/s圖像數(shù)據(jù)的實(shí)時(shí)顯示。

發(fā)表于：2015/10/11

一種抑制電路溫度漂移影響的高溫測(cè)量系統(tǒng)

設(shè)計(jì)了一種耐155 ℃高溫的井下測(cè)量系統(tǒng)，為了滿足多通道信號(hào)的測(cè)量，其前置放大電路采用分時(shí)復(fù)用的工作機(jī)制，刻度信號(hào)與目標(biāo)信號(hào)通過(guò)模擬開(kāi)關(guān)分時(shí)送至前置放大器。發(fā)射電流經(jīng)取樣后得到參考信號(hào)，運(yùn)用數(shù)字相敏檢波算法計(jì)算其幅度和相位，為分時(shí)導(dǎo)通的刻度信號(hào)和目標(biāo)信號(hào)提供相位基準(zhǔn)。通過(guò)對(duì)模擬通道進(jìn)行實(shí)時(shí)的刻度，確保測(cè)量結(jié)果不隨電路的溫度漂移而發(fā)生變化。實(shí)驗(yàn)結(jié)果表明，該方法能有效地抑制溫漂對(duì)測(cè)量系統(tǒng)的影響。

發(fā)表于：2015/10/11

基于ARM+FPGA的引信信息測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

引信信息交聯(lián)信號(hào)具有快速性、瞬時(shí)性和高頻率等特性。通過(guò)嵌入式系統(tǒng)和FPGA設(shè)計(jì)實(shí)現(xiàn)了一種引信信息交聯(lián)信號(hào)的測(cè)試系統(tǒng)，能同時(shí)對(duì)多路引信交聯(lián)信息進(jìn)行實(shí)時(shí)檢測(cè)、信息發(fā)送裝定和反饋，通過(guò)對(duì)高頻瞬時(shí)信號(hào)的信息處理，設(shè)計(jì)專(zhuān)用調(diào)制解調(diào)與編碼解碼電路和人機(jī)交互應(yīng)用程序。設(shè)計(jì)的測(cè)試系統(tǒng)經(jīng)過(guò)多次試驗(yàn)，驗(yàn)證了其有效性和準(zhǔn)確性。

發(fā)表于：2015/10/9

Xilinx多重處理系統(tǒng)芯片提前出貨

賽靈思(Xilinx)宣布提早一季為首位客戶出貨業(yè)界首款16nm多重處理系統(tǒng)晶片(MPSoC)。早期版本的Zynq UltraScale+ MPSoC讓賽靈思客戶能夠開(kāi)始設(shè)計(jì)及提供基于MPSoC的系統(tǒng)。

發(fā)表于：2015/10/9

一種新型圖像壓縮系統(tǒng)的設(shè)計(jì)

為打破傳統(tǒng)的攝像機(jī)-采集卡-存儲(chǔ)卡為一體的簡(jiǎn)單采集存儲(chǔ)設(shè)計(jì)模式，實(shí)現(xiàn)模擬視頻和數(shù)字視頻雙采集及數(shù)據(jù)壓縮、高速傳輸?shù)男履Ｊ?，設(shè)計(jì)了一種以FPGA為控制核心、DSP為圖像數(shù)據(jù)處理中心、IP核的生成與雙SDRAM乒乓緩存協(xié)同工作為技巧、PCI卡高速傳輸為手段的圖像壓縮系統(tǒng)。DSP邏輯編碼的改進(jìn)使圖像壓縮比得到進(jìn)一步提高。通過(guò)實(shí)際測(cè)試，圖像的壓縮比可達(dá)26:1；FPGA+DSP+PCI卡的綜合使用使處理圖像數(shù)據(jù)的速度提高至少50％，圖像轉(zhuǎn)存速率更是達(dá)到了38 MB/s。

發(fā)表于：2015/10/8

基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì)

針對(duì)運(yùn)動(dòng)目標(biāo)檢測(cè)技術(shù)在國(guó)防軍工領(lǐng)域的廣泛應(yīng)用，設(shè)計(jì)了一種基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)。利用CCD攝像頭采集帶有運(yùn)動(dòng)目標(biāo)的視頻圖像，并將采集后視頻圖像傳輸給SAA7113H進(jìn)行解碼，再將解碼后的數(shù)字信號(hào)供給FPGA實(shí)現(xiàn)幀間差分算法以達(dá)到運(yùn)動(dòng)目標(biāo)檢測(cè)的目的，之后將數(shù)據(jù)傳輸給SAA7121H芯片進(jìn)行編碼，并將編碼后的視頻數(shù)據(jù)在顯示單元中顯示。實(shí)驗(yàn)測(cè)試結(jié)果表明，該運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)能夠?qū)崟r(shí)地檢測(cè)出運(yùn)動(dòng)目標(biāo)，穩(wěn)定性高，實(shí)時(shí)性好。

發(fā)表于：2015/10/7