国产精品无码AV网站,特色特黄的一级在线观看,18禁黄网站禁片免费观看

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

4模集合余數(shù)系統(tǒng)比例變換

數(shù)值縮放(scaling)和奇偶檢測等的高效VLSI實現(xiàn)已經(jīng)成為剩余數(shù)系統(tǒng)(RNS)研究的瓶頸問題。該文基于4模集合{2n，22n+1，2n+1，2n-1}，在新中國余數(shù)定理的基礎(chǔ)上，提出了該模集合優(yōu)化的2n比例變換優(yōu)化算法，并基于VLSI實現(xiàn)其硬件結(jié)構(gòu)。分析結(jié)果表明,該2n比例變換的VLSI實現(xiàn)具有更好的面積和功耗特性。

發(fā)表于：10/20/2015

Altera與Intrinsic-ID合作，開發(fā)世界上最安全的高端FPGA

2015年10月13號，北京——Altera公司(NASDAQ: ALTR)和Intrinsic-ID公司——物理不可克隆功能(“PUF”)技術(shù)的領(lǐng)先供應(yīng)商，宣布雙方在Altera Stratix® 10 FPGA和SoC高級安全解決方案集成上展開合作?；赑UF的密鑰存儲是目前很多國防和基礎(chǔ)設(shè)施應(yīng)用的新需求，要求安全的捆綁軟件和硬件功能，防止系統(tǒng)被克隆。Intrinsic-ID的PUF技術(shù)集成在Stratix 10 FPGA和SoC中，極大的增強(qiáng)了器件的安全特性，滿足了系統(tǒng)中使用的所有元器件日益增長的安全需求。

發(fā)表于：10/19/2015

視頻陣列處理器數(shù)據(jù)加載電路的設(shè)計與實現(xiàn)

隨著多種視頻編解碼標(biāo)準(zhǔn)和視頻算法的提出，視頻處理器高效性和靈活性顯得更為重要。針對視頻陣列處理器中數(shù)據(jù)加載速率與陣列處理單元處理不匹配的問題，通過對視頻編解碼標(biāo)準(zhǔn)算法的分析，深度挖掘數(shù)據(jù)訪存冗余和傳輸?shù)奶攸c，在可編程可重構(gòu)體系結(jié)構(gòu)下，設(shè)計了支持灌入和Cache兩種工作模式的數(shù)據(jù)加載電路，并進(jìn)行了功能仿真和FPGA驗證。結(jié)果表明，該電路能夠滿足1 080P視頻處理對數(shù)據(jù)加載的要求，采用Desgin Compiler在SMIC 0.13 ?滋m CMOS工藝標(biāo)準(zhǔn)單元庫下綜合，頻率可達(dá)197 MHz。

發(fā)表于：10/19/2015

基于FPGA的C/S模式網(wǎng)絡(luò)硬盤設(shè)計與實現(xiàn)

針對目前多數(shù)B/S(Browser/Server，瀏覽器/服務(wù)器)模式網(wǎng)絡(luò)硬盤存在的安全性問題以及文件格式和文件大小受限等問題，提出并實現(xiàn)了一種基于FPGA的C/S（Client/Server，客戶端/服務(wù)器)模式網(wǎng)絡(luò)硬盤，分別在用戶層、內(nèi)核層對NFS(Network File System,網(wǎng)絡(luò)文件系統(tǒng)）服務(wù)器、FAT32文件系統(tǒng)進(jìn)行了設(shè)計及改進(jìn)，并在硬件層設(shè)計了硬盤控制器IP核及其所需的驅(qū)動程序，最后通過Petalinux操作系統(tǒng)移植到Microblaze中，利用軟硬件協(xié)同設(shè)計的方式在XUPV5_LX110T開發(fā)板上驗證通過。驗證結(jié)果表明，該網(wǎng)絡(luò)硬盤可實現(xiàn)遠(yuǎn)程文件在線訪問及其他基本操作，并且對文件格式、單個文件大小無限制。

發(fā)表于：10/15/2015

基于FPGA的數(shù)字卷積加減速算法的設(shè)計與實現(xiàn)

為了減小計算量，引入了數(shù)字卷積采用FPGA硬件編程的方式實現(xiàn)加減速控制算法，提高了算法的穩(wěn)定性和運算速度；為了減小速度誤差和位置誤差，在不同情況下采用相應(yīng)的補(bǔ)償算法來實現(xiàn)對定點數(shù)運算過程中的余數(shù)處理；針對數(shù)字卷積運算之前產(chǎn)生的余數(shù)，在速度序列的末尾添加速度補(bǔ)償序列來消除余數(shù)誤差；對于數(shù)字卷積運算過程中產(chǎn)生的余數(shù)，采用余數(shù)累加的方式來減小余數(shù)誤差。

發(fā)表于：10/15/2015

基于輪廓PCA的字母手勢識別算法研究

提出了一種改進(jìn)的手勢檢測識別算法。首先對采集的手勢圖像綜合運用Krisch算子的背景差分與膚色分割等算法進(jìn)行預(yù)處理，然后根據(jù)手勢的方向去除胳膊等非目標(biāo)，截取手型區(qū)域。最后對手型圖像進(jìn)行輪廓檢測，根據(jù)手型輪廓的二值圖像進(jìn)行PCA降維，并與投影降維后的樣本計算空間距離，從而進(jìn)行手勢分類。通過此方法可以快速、準(zhǔn)確地檢測到手型區(qū)域，識別手型含義，且具有實時性。

發(fā)表于：10/14/2015

2×4 MIMO-OFDM系統(tǒng)中 K-Best檢測器的設(shè)計與實現(xiàn)

基于貝爾實驗室V-BLAST結(jié)構(gòu)構(gòu)建了2×4 MIMO-OFDM系統(tǒng)模型，并確定了該模型下K-Best算法的K值。之后對K-Best檢測器進(jìn)行了硬件架構(gòu)設(shè)計，采用Xilinx Virtex-5芯片對所設(shè)計檢測器加以實現(xiàn)，并給出檢測器資源消耗和時鐘頻率等性能指標(biāo)，最后通過仿真驗證檢測器正確性。

發(fā)表于：10/12/2015

歐盟將無條件批準(zhǔn)英特爾收購Altera

路透社今日援引兩位知情人士的消息稱，歐盟很快將無條件批準(zhǔn)英特爾收購Altera交易。英特爾今年6月1日宣布，將以約167億美元的現(xiàn)金收購可編程邏輯芯片巨頭Altera。英特爾此舉旨在強(qiáng)化公司的數(shù)據(jù)中心芯片業(yè)務(wù)，開發(fā)用于汽車、智能手表和其他“物聯(lián)網(wǎng)”設(shè)備芯片。

發(fā)表于：10/12/2015

全新VersaClock 6可編程時鐘發(fā)生器能夠提供屢獲殊榮的IDT VersaClock 系列產(chǎn)品的最佳的性能

美國加利福尼亞州圣何塞，2015年10月9日 - IDT公司（IDT®）（NASDAQ：IDTI）今天宣布推出VersaClock®6可編程時鐘發(fā)生器系列，能夠針對要求苛刻的高性能應(yīng)用提供高靈活性和低功耗的時序解決方案。VersaClock®6系列產(chǎn)品具有低于500飛秒（fs）的RMS（均方根）相位抖動，能夠提供屢獲殊榮的IDT VersaClock 系列產(chǎn)品目前最佳的性能，實現(xiàn)了抖動性能、靈活性和低工作功耗的出眾組合。

發(fā)表于：10/11/2015

基于FPGA和DSPIC30F6014A的數(shù)據(jù)記錄器設(shè)計

針對目前飛行數(shù)據(jù)記錄器對數(shù)據(jù)的大容量和高速存儲的需求，提出了一種以DSPIC30F6014A控制USB接口芯片CH378讀寫U盤數(shù)據(jù)，并添加FPGA控制讀寫大容量Flash數(shù)據(jù)作為高速數(shù)據(jù)緩沖以實現(xiàn)脫離計算機(jī)存儲高速大容量數(shù)據(jù)至U盤的設(shè)計方案。該方案能夠?qū)崿F(xiàn)大容量數(shù)據(jù)存儲功能，并能夠極大地提高U盤讀寫數(shù)據(jù)的速度，具有設(shè)備體積小、成本低和便于攜帶等優(yōu)點，很大程度緩解了數(shù)據(jù)存儲的壓力，具有很廣闊的應(yīng)用前景。

發(fā)表于：10/11/2015