頭條 基于FPGA的視頻處理硬件平臺設計與實現 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現XGA與PAL模擬視頻信號轉換為RGB數字視頻信號，并且與數字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。 最新資訊 一種基于FPGA的閥基電子設備的研制 閥基電子設備是換流閥系統(tǒng)中的重要設備，主要承擔對換流閥中各門級驅動單元觸發(fā)和監(jiān)測的工作，是連接控制保護系統(tǒng)和換流閥的執(zhí)行設備，其穩(wěn)定可靠性對換流閥的安全運行起著至關重要的作用。設計了一種應用于高壓直流輸電系統(tǒng)中的閥基電子設備，該設備以FPGA為核心控制，雙電源冗余設計，對外通信接口均為光纖，并采用頻移鍵控方式對觸發(fā)命令進行編碼。實驗證明了該設備具有實用性、可靠性和可擴展性，輸出的各路脈沖寬度調制波形具有高精度的同步一致性，有效地保證了換流閥的穩(wěn)定運行。 發(fā)表于：2015/11/18 2015年“天河二號”實現六連冠 ”中國軍團”占據109席 北京11月17日最新公布的全球超級計算機500強榜單顯示，中國“天河二號”超級計算機在運算速度排名中連續(xù)第六次問鼎。在TOP500榜單中，“中國軍團”占據109席、占據21.8%的份額。 發(fā)表于：2015/11/18 基于可重構技術的DSP任務動態(tài)加載方法研究 針對國產異構多核微系統(tǒng)中DSP處理器任務的調度和啟動的需求，基于可重構技術，提出了一種DSP任務動態(tài)加載方法。利用DSP處理器的HPI接口作為程序注入接口，在FPGA芯片中構建了具有總線隔離機制的配置通路，在SPARC V8處理器中以軟件驅動的形式，實現了DSP任務動態(tài)加載。測試結果表明，所提出的DSP任務動態(tài)加載方法用時135 ms即可完成280 KB大小的程序注入及DSP處理器的任務加載，滿足微系統(tǒng)的實時性需求。 發(fā)表于：2015/11/17 基于PCIE總線主模式DMA高速數據傳輸系統(tǒng)設計 介紹了一種基于PCIE總線主模式DMA高速數據傳輸系統(tǒng)的設計。該系統(tǒng)利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系統(tǒng)。實驗利用自行開發(fā)的PCIE接口板實現了單字讀寫及DMA讀寫的傳輸方式，并在上位機軟件界面上及ChipScope中顯示并驗證了讀寫數據的正確性，經實驗表明傳輸速率可穩(wěn)定在400 MB/s左右。 發(fā)表于：2015/11/15 基于自適應TIADC的頻譜模塊設計 通過對時間交替采樣(Time-interleaved ADC，TIADC)理論和下變頻快速傅里葉(Fast Fourier Transform，FFT)的研究，提出一種復用FFT結構的自適應TIADC頻譜分析設計方案。該方案首先通過四通道ADC進行時間交替高速采樣，并采用頻域互譜法估計時延誤差，利用Farrow濾波器進行自適應校正；然后對采樣數據作下變頻處理，并復用FFT模塊，實現高速采樣的頻譜分析；最后通過FPGA實驗驗證，證明自適應TIADC的頻譜模塊設計不僅能準確反映采集信號頻譜信息，而且硬件資源開銷相對減小。 發(fā)表于：2015/11/15 Xilinx 在 ARM TechCon 2015 展示其實現產業(yè)大趨勢發(fā)展的強大實力 2015年11月12日， 北京——賽靈思于 2015 年 11 月 10 日至 12 日在加利福尼亞州圣克拉拉會議中心舉行的 ARM® TechCon 2015 大會上通過一系列演講與演示展示了其業(yè)界首款 16nm All Programmable MPSoC（即 UltraScale+? MPSoC）。賽靈思推出的解決方案突出展現了其實現產業(yè)大趨勢發(fā)展的強大實力。 發(fā)表于：2015/11/14 工程師十年總結：LED設計經典問題解答 通過十多年對LED設計的潛心研究和學習。本人收集了LED應用設計中一些經典性的基礎問題分享給大家。其中涉及到內容有單個LED的流明效率與用LED 作光 源構成的燈具的流明效率異同分析，LED的結溫原理及結溫升高會對LED產生的影響問題，靜電破壞的原理以及列舉一些類型的LED容易受靜電破壞導致失 效，探討LED路燈防雷能用一個壓敏電阻的問題，解讀設計高品質LED驅動電路的方法和選擇和設計LED驅動電源時要考慮哪些因素等問題。 發(fā)表于：2015/11/12 基于VHDL的漢明碼編解碼器實現 介紹了漢明碼的原理，分析了漢明碼編碼、解碼電路設計思路。利用VHDL語言設計（7，4）漢明碼編解碼器并通過Quartus II仿真平臺進行仿真驗證，最后下載到FPGA芯片EP1K30QC208-2實現了漢明碼編解碼電路。仿真及實驗結果證明，該方法實現的漢明碼編解碼電路方案正確，并具有速度快、修改方便、可移植性好等優(yōu)點。 發(fā)表于：2015/11/5 實時陣列信號處理系統(tǒng)設計 根據實際項目需求設計了一種實時陣列信號處理系統(tǒng)，采用多路高速光纖作為數據輸入、輸出接口；4片處理器組成互聯的拓撲結構，任何兩片處理器之間都可以互相傳送數據，多片處理器可同時對數據進行高速處理；系統(tǒng)配備了大容量存儲器，可滿足大量數據的存儲要求；采用兩片現場可編程門陣列器件對系統(tǒng)接口、時序進行控制；為每片處理器分配了處理任務，并對信號處理算法運行時間及數據傳輸時間進行評估。該系統(tǒng)已在實際項目中運行，充分滿足項目要求，運行穩(wěn)定，驗證了本系統(tǒng)設計的可行性。 發(fā)表于：2015/11/3 基于AES的可重構加密系統(tǒng)的FPGA設計 針對傳統(tǒng)軟件加密方法在速度和資源消耗上的不足，提出了基于AES高級加密標準的硬件設計方案。采用了目前流行的EDA技術，在FPGA芯片上實現一種可重構的加密系統(tǒng)，利用硬件描述語言實現加密算法中的移位、S盒置換函數、線性反饋移位寄存器等功能，設計輸入、模型綜合、布局布線、功能仿真都在Altera公司的Quartus II開發(fā)平臺中完成，產生的下載文件通過Cyclone系列的FPGA芯片進行測試。實驗結果表明，該系統(tǒng)具有獨特的物理安全性和高速性。 發(fā)表于：2015/11/2 ?…179180181182183184185186187188…?
