基于ADV212的雷達圖像壓縮傳輸系統(tǒng)

針對雷達圖像數(shù)據(jù)量大實時性要求高的特點，設(shè)計了一種新的基于FPGA和ADV212的雷達圖像壓縮與傳輸系統(tǒng)，實現(xiàn)對4 096級方位量化和最大4 096級距離量化的雷達圖像進行實時JPEG2000壓縮。通過所設(shè)計的分片壓縮方式把雷達圖像分段，每段分別壓縮，并配合乒乓緩存來減小壓縮到傳輸?shù)难訒r。系統(tǒng)基于可配置設(shè)計，可配置圖像的壓縮率及雷達圖像的分辨率。采用ADV212實現(xiàn)對圖像的壓縮，F(xiàn)PGA實現(xiàn)各功能模塊，W5500實現(xiàn)數(shù)據(jù)傳輸。實驗結(jié)果表明，系統(tǒng)能夠?qū)崿F(xiàn)對雷達圖像實時壓縮和傳輸?shù)囊蟆?/a>

基于FPGA的微震信息采集系統(tǒng)研究

針對煤炭開采過程中地質(zhì)災(zāi)害預(yù)防的技術(shù)障礙問題，提出了一種基于FPGA的礦山微震監(jiān)測系統(tǒng)。系統(tǒng)以FPGA為核心處理器，對采集的微震信號進行放大、濾波等一系列處理。其中，信號的放大系數(shù)可根據(jù)不同的采集環(huán)境進行相應(yīng)的配置；系統(tǒng)還增加了乒乓緩存模塊和數(shù)字濾波模塊，加快了數(shù)據(jù)的處理速度，提高了數(shù)據(jù)的處理精度；微震信息數(shù)據(jù)通過以太網(wǎng)傳輸，減少了誤碼率，實現(xiàn)了遠程監(jiān)測。最后，選擇系統(tǒng)的幾個采集通道進行了現(xiàn)場的實驗測試，實驗結(jié)果驗證了該方案的可行性。

發(fā)表于：2015/12/1

基于FPGA的圖像采集與存儲系統(tǒng)設(shè)計

設(shè)計了一種針對具有大數(shù)據(jù)量特點圖像數(shù)據(jù)采集、存儲及長線回讀的測控系統(tǒng)。在控制信號的作用下，此測控系統(tǒng)將CMOS傳感器采集的大容量數(shù)據(jù)存儲到Flash芯片中。存儲完成后，通過LVDS總線，將Flash芯片中存儲的數(shù)據(jù)回傳到上位機進行存盤并顯示。實驗證明，此系統(tǒng)穩(wěn)定性高，在工業(yè)控制領(lǐng)域具有借鑒意義。

發(fā)表于：2015/11/30

基于FPGA CFGLUT5的可變FIR濾波器的實現(xiàn)

為實現(xiàn)系數(shù)可變FIR濾波器，以31階FIR濾波器為例，在分布式算術(shù)結(jié)構(gòu)的可變FIR濾波器基礎(chǔ)上，利用FPGA可重構(gòu)單元CFGLUT5的動態(tài)配置功能實現(xiàn)可重用結(jié)構(gòu)共享，減少資源消耗，提高可變?yōu)V波器的硬件效率，在Xilinx Spartan6的器件上實現(xiàn)并驗證了該可變FIR濾波器結(jié)構(gòu)。結(jié)果表明，在滿足工作模式切換性能的同時可以減少約25倍的占用資源（LUT），并明顯提高了系統(tǒng)的速度。

發(fā)表于：2015/11/30

基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計

介紹了新型高速數(shù)字相機PT-41-04M60的基本功能和配置方法，4M60相機使用Camera Link接口傳輸數(shù)據(jù)。根據(jù)Camera Link接口標準與協(xié)議，以FPGA為主控單元，設(shè)計了Camera Link協(xié)議的硬件電路實現(xiàn)圖像采集。FPGA開發(fā)板采用Xilinx公司Virtex-6系列的XC6VLX240T，充分滿足設(shè)計需求。實驗結(jié)果證明系統(tǒng)能夠成功地實現(xiàn)圖像采集并顯示。

發(fā)表于：2015/11/30

基于PCIe的DMA傳輸在UM-BUS測試系統(tǒng)中的設(shè)計與應(yīng)用

動態(tài)可重構(gòu)高速串行總線(UM-BUS)是一種利用多通道并發(fā)冗余的方式來實現(xiàn)總線動態(tài)容錯的高速串行總線。它的測試系統(tǒng)可以實現(xiàn)對總線的通信過程進行監(jiān)測、存儲與分析。由于測試系統(tǒng)需要在數(shù)據(jù)采集終端與PC之間建立高帶寬的通信通道，設(shè)計了UM-BUS總線測試系統(tǒng)的PCIe2.0 x1通道的應(yīng)用方案，設(shè)計并實現(xiàn)了基于FPGA的PCIe總線DMA數(shù)據(jù)傳輸方案。實驗測試結(jié)果表明，實際傳輸速度可以穩(wěn)定達到200 MB/s以上，完全滿足總線測試系統(tǒng)中對數(shù)據(jù)傳輸速率的要求。

發(fā)表于：2015/11/30

基于ZedBoard的SCA架構(gòu)的設(shè)計與實現(xiàn)

ZedBoard是Xilinx公司首款融合了ARM Cortex A9雙核和7系列FPGA的全可編程片上系統(tǒng)，兼具ARM和FPGA兩者的優(yōu)勢，是小型化SCA實現(xiàn)的最佳嵌入式平臺之一。本文介紹了ZedBoard平臺的硬件結(jié)構(gòu)，并針對SCA架構(gòu)在專用硬件平臺上無法實現(xiàn)的問題，通過分析研究MHAL硬件抽象層技術(shù)和OCP接口規(guī)范，設(shè)計了符合ZedBoard平臺硬件環(huán)境的MHAL硬件抽象接口和FPGA波形組件容器，有效地解決了SCA架構(gòu)在ZedBoard平臺上的實現(xiàn)問題，為在ZedBoard上實現(xiàn)以SCA架構(gòu)為核心的系統(tǒng)開發(fā)打下了基礎(chǔ)。

發(fā)表于：2015/11/29

當FPGA遇到DRAM 帶寬不再是難題

在數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計算這類需要處理大量計算的系統(tǒng)中，一個很關(guān)鍵的制約因素就是存儲器帶寬?，F(xiàn)實情況是，系統(tǒng)需要處理的數(shù)據(jù)量在不斷攀升，而存儲器子系統(tǒng)所能提供的帶寬與系統(tǒng)要求的帶寬差距卻越來越大，現(xiàn)有的DDR3、DDR4等存儲技術(shù)遠遠跟不上系統(tǒng)對帶寬需求的增加。

發(fā)表于：2015/11/26

英特爾FPGA：與Xeon封裝在一起，或采用“Sequoia”開發(fā)代碼

阿爾特拉的產(chǎn)品群有兩種，一種是普通FPGA產(chǎn)品，一種是硬核集成ARM內(nèi)核的“SoC”產(chǎn)品。現(xiàn)行SoC產(chǎn)品與普通FPGA產(chǎn)品相比，邏輯單元(LE)數(shù)量陣容較少，但英特爾的新一代產(chǎn)品群將消除普通FPGA產(chǎn)品與SoC產(chǎn)品在LE數(shù)量陣容上的差異。

發(fā)表于：2015/11/25

Altera功能安全包與靈活的FPGA相結(jié)合

2015年11月24號，北京——Altera公司(NASDAQ: ALTR)今天宣布，開始提供面向Nios® II嵌入式處理器的Altera®功能安全鎖步解決方案，這一解決方案降低了設(shè)計周期風險，幫助系統(tǒng)設(shè)計人員簡化工業(yè)和汽車安全應(yīng)用的認證。Altera與意大利比薩的功能安全領(lǐng)先供應(yīng)商YOGITECH聯(lián)合開發(fā)的鎖步解決方案采用了Altera FPGA、SoC，認證工具流程，以及YOGITECH的知識產(chǎn)權(quán)(IP)內(nèi)核。這一解決方案幫助客戶在Altera FPGA中輕松實現(xiàn)SIL3安全設(shè)計，包括低成本Cyclone® V FPGA和MAX® 10 FPGA系列。在11月24號至26號德國紐倫堡舉行的SPS IPC Drives大會上，Altera展位(3廳，270號展位)將演示這一解決方案。請訪問www.altera.com.cn/safety，詳細了解功能安全、工業(yè)自動化和工業(yè)以太網(wǎng)的Altera解決方案。

發(fā)表于：2015/11/24