一级毛片免费在线播放 ,黄色视频一区二区,中文字幕av无码不卡网站

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于AD9914寬帶線性調(diào)頻源的設(shè)計及實現(xiàn)

介紹了一種基于ADI公司最新器件AD9914設(shè)計的寬帶微波中頻線性調(diào)頻源，其瞬時工作帶寬超過1 000 MHz，克服了國內(nèi)研究處于200 MHz～400 MHz帶寬的技術(shù)難題。同時，提出了一種利用DDS可編程特性對信號的相位進(jìn)行分段補償從而獲得高邊帶抑制比的方法。

發(fā)表于：11/18/2015

一種基于FPGA的閥基電子設(shè)備的研制

閥基電子設(shè)備是換流閥系統(tǒng)中的重要設(shè)備，主要承擔(dān)對換流閥中各門級驅(qū)動單元觸發(fā)和監(jiān)測的工作，是連接控制保護(hù)系統(tǒng)和換流閥的執(zhí)行設(shè)備，其穩(wěn)定可靠性對換流閥的安全運行起著至關(guān)重要的作用。設(shè)計了一種應(yīng)用于高壓直流輸電系統(tǒng)中的閥基電子設(shè)備，該設(shè)備以FPGA為核心控制，雙電源冗余設(shè)計，對外通信接口均為光纖，并采用頻移鍵控方式對觸發(fā)命令進(jìn)行編碼。實驗證明了該設(shè)備具有實用性、可靠性和可擴(kuò)展性，輸出的各路脈沖寬度調(diào)制波形具有高精度的同步一致性，有效地保證了換流閥的穩(wěn)定運行。

發(fā)表于：11/18/2015

2015年“天河二號”實現(xiàn)六連冠 ”中國軍團(tuán)”占據(jù)109席

　　北京11月17日最新公布的全球超級計算機(jī)500強榜單顯示，中國“天河二號”超級計算機(jī)在運算速度排名中連續(xù)第六次問鼎。在TOP500榜單中，“中國軍團(tuán)”占據(jù)109席、占據(jù)21.8%的份額。

發(fā)表于：11/18/2015

基于可重構(gòu)技術(shù)的DSP任務(wù)動態(tài)加載方法研究

針對國產(chǎn)異構(gòu)多核微系統(tǒng)中DSP處理器任務(wù)的調(diào)度和啟動的需求，基于可重構(gòu)技術(shù)，提出了一種DSP任務(wù)動態(tài)加載方法。利用DSP處理器的HPI接口作為程序注入接口，在FPGA芯片中構(gòu)建了具有總線隔離機(jī)制的配置通路，在SPARC V8處理器中以軟件驅(qū)動的形式，實現(xiàn)了DSP任務(wù)動態(tài)加載。測試結(jié)果表明，所提出的DSP任務(wù)動態(tài)加載方法用時135 ms即可完成280 KB大小的程序注入及DSP處理器的任務(wù)加載，滿足微系統(tǒng)的實時性需求。

發(fā)表于：11/17/2015

基于PCIE總線主模式DMA高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計

介紹了一種基于PCIE總線主模式DMA高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計。該系統(tǒng)利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系統(tǒng)。實驗利用自行開發(fā)的PCIE接口板實現(xiàn)了單字讀寫及DMA讀寫的傳輸方式，并在上位機(jī)軟件界面上及ChipScope中顯示并驗證了讀寫數(shù)據(jù)的正確性，經(jīng)實驗表明傳輸速率可穩(wěn)定在400 MB/s左右。

發(fā)表于：11/15/2015

基于自適應(yīng)TIADC的頻譜模塊設(shè)計

通過對時間交替采樣(Time-interleaved ADC，TIADC)理論和下變頻快速傅里葉(Fast Fourier Transform，F(xiàn)FT)的研究，提出一種復(fù)用FFT結(jié)構(gòu)的自適應(yīng)TIADC頻譜分析設(shè)計方案。該方案首先通過四通道ADC進(jìn)行時間交替高速采樣，并采用頻域互譜法估計時延誤差，利用Farrow濾波器進(jìn)行自適應(yīng)校正；然后對采樣數(shù)據(jù)作下變頻處理，并復(fù)用FFT模塊，實現(xiàn)高速采樣的頻譜分析；最后通過FPGA實驗驗證，證明自適應(yīng)TIADC的頻譜模塊設(shè)計不僅能準(zhǔn)確反映采集信號頻譜信息，而且硬件資源開銷相對減小。

發(fā)表于：11/15/2015

Xilinx 在 ARM TechCon 2015 展示其實現(xiàn)產(chǎn)業(yè)大趨勢發(fā)展的強大實力

2015年11月12日，北京——賽靈思于 2015 年 11 月 10 日至 12 日在加利福尼亞州圣克拉拉會議中心舉行的 ARM® TechCon 2015 大會上通過一系列演講與演示展示了其業(yè)界首款 16nm All Programmable MPSoC（即 UltraScale+? MPSoC）。賽靈思推出的解決方案突出展現(xiàn)了其實現(xiàn)產(chǎn)業(yè)大趨勢發(fā)展的強大實力。

發(fā)表于：11/14/2015

工程師十年總結(jié)：LED設(shè)計經(jīng)典問題解答

　　通過十多年對LED設(shè)計的潛心研究和學(xué)習(xí)。本人收集了LED應(yīng)用設(shè)計中一些經(jīng)典性的基礎(chǔ)問題分享給大家。其中涉及到內(nèi)容有單個LED的流明效率與用LED 作光源構(gòu)成的燈具的流明效率異同分析，LED的結(jié)溫原理及結(jié)溫升高會對LED產(chǎn)生的影響問題，靜電破壞的原理以及列舉一些類型的LED容易受靜電破壞導(dǎo)致失效，探討LED路燈防雷能用一個壓敏電阻的問題，解讀設(shè)計高品質(zhì)LED驅(qū)動電路的方法和選擇和設(shè)計LED驅(qū)動電源時要考慮哪些因素等問題。

發(fā)表于：11/12/2015

基于VHDL的漢明碼編解碼器實現(xiàn)

介紹了漢明碼的原理，分析了漢明碼編碼、解碼電路設(shè)計思路。利用VHDL語言設(shè)計（7，4）漢明碼編解碼器并通過Quartus II仿真平臺進(jìn)行仿真驗證，最后下載到FPGA芯片EP1K30QC208-2實現(xiàn)了漢明碼編解碼電路。仿真及實驗結(jié)果證明，該方法實現(xiàn)的漢明碼編解碼電路方案正確，并具有速度快、修改方便、可移植性好等優(yōu)點。

發(fā)表于：11/5/2015

實時陣列信號處理系統(tǒng)設(shè)計

根據(jù)實際項目需求設(shè)計了一種實時陣列信號處理系統(tǒng)，采用多路高速光纖作為數(shù)據(jù)輸入、輸出接口；4片處理器組成互聯(lián)的拓?fù)浣Y(jié)構(gòu)，任何兩片處理器之間都可以互相傳送數(shù)據(jù)，多片處理器可同時對數(shù)據(jù)進(jìn)行高速處理；系統(tǒng)配備了大容量存儲器，可滿足大量數(shù)據(jù)的存儲要求；采用兩片現(xiàn)場可編程門陣列器件對系統(tǒng)接口、時序進(jìn)行控制；為每片處理器分配了處理任務(wù)，并對信號處理算法運行時間及數(shù)據(jù)傳輸時間進(jìn)行評估。該系統(tǒng)已在實際項目中運行，充分滿足項目要求，運行穩(wěn)定，驗證了本系統(tǒng)設(shè)計的可行性。

發(fā)表于：11/3/2015