頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 一种基于FPGA的航空总线容错机制设计 航天应用中，单粒子翻转引发SRAM型FPGA的错误最多，而EDAC设计在纠错模块中有着广泛的应用。将依据扩展海明码设计的[40，32]EDAC模块嵌入到ARINC 659的双口数据DPRAM和指令SRAM中，提高了总线控制器的容错处理能力。 發(fā)表于：2016/2/2 台积电16nm制程获赛灵思FPGA大单 赛灵思（Xilinx）昨（1）日宣布，旗下采用台积电最新16纳米制程的最新可编程逻辑芯片（FPGA）VirtexUltraScale+正式出货首家客户采用，并将元件或主机板出货给超过60家客户。赛灵思是继续苹果和海思之后，又一半导体元件大厂加入台积电16纳米制程阵营，为台积电首季业绩添助力。 發(fā)表于：2016/2/2 Xilinx发货业界首批高端FinFET FPGA 16nm Virtex UltraScale+器件 赛灵思公司今天宣布其 Virtex® UltraScale+™ FPGA面向首批客户开始发货，这是业界首款采用台积公司(TSMC)16FF+工艺制造的高端FinFET FPGA。赛灵思在UltraScale+产品系列与设计工具上一直与100多家客户积极接触，目前已向其中60多家客户发货器件和/或开发板。 Virtex UltraScale+器件加上Zynq® UltraScale+ MPSoC和Kintex® UltraScale+ FPGA展示了赛灵思16nm产品组合三大系列已经悉数登场。 發(fā)表于：2016/2/1 信道化接收机的结构优化和实现 为了减少信道化接收机的资源消耗，对低通滤波器组实现信道化接收机的结构进行了研究。在前人将HB滤波器和FIR滤波器设计为多通道并采用时分复用方法的基础上，将NCO和CIC滤波器也做了同样处理，并在FPGA上分别实现了优化前后的两种结构，通过硬件资源消耗情况的对比，验证了此方法的有效性。在输入数据为单一频率正弦波的情况下，将信道化的结果导入Matlab进行分析，验证了此方法的正确性。 發(fā)表于：2016/1/29 基于编译选项的Linux内核交互式图解软件设计* Linux内核庞大并且可定制性非常高，而且目前市场上并没有学习内核的指导软件。针对Linux内核学习难、配置难等问题，对Linux内核模块进行了重新的逻辑划分，提出了“虚目录”的概念，并在此基础上，围绕Linux内核的编译选项设计并开发了一款学习指导软件。该软件为一套内核编译配置的辅助工具，虚目录的划分清晰地展示了内核功能模块的逻辑划分，展开虚目录后，会显示与此虚目录功能配置相关的所有编译配置选项，使用户了解到该目录项的功能是通过哪些编译选项来配置的。编译配置选项之间存在着编译依赖关系，本软件可以从源码的层次（如函数调用、变量引用等）来解释编译依赖关系的具体实现。 發(fā)表于：2016/1/29 基于CASA和谱减法的清音分离改进算法 现有的基于计算听觉场景分析（CASA）的单通道语音盲信号分离算法大多集中在对浊音分离的研究，对清音分离的研究甚少。针对清音分离的问题，对传统的基于CASA和谱减法的清音分离算法进行改进，改进算法通过估计语音onset/offset判别出可能存在清音的时频块，并利用相邻时频单元能量具有连续性的原理，对相应的时频块中每一时频单元分别进行噪声能量估计，使噪声能量估计更加精准。仿真实验结果表明，改进算法比传统算法运算量更小，对清音分离的有效性更高。 發(fā)表于：2016/1/28 智能车路径识别与控制性能提高方法研究及实现 为提高智能车路径识别的准确性、实时性和鲁棒性，采用“图像采集—图像处理”交叉执行的方式，同时在图像处理阶段采用跟踪边缘检测算法，并将模糊控制算法和PID算法进行整合。整体实验结果表明，智能车的速度提高了33.3%，准确率提高了35.7%。本研究中的智能车系统可发展应用于现代汽车的辅助驾驶系统，提高智能交通的安全性。 發(fā)表于：2016/1/26 基于多核DSP互联架构的SAR处理研究与设计 提出了一种基于多核DSP互联架构的SAR成像处理方案。首先，介绍了一种基于方位子块插值的PFA实时成像算法。其次，研究了TI多核DSP TMS320C6678的处理性能，介绍了一种典型的RapidIO互联架构，并进一步提出基于该架构的SAR成像处理方案。最后，通过给出SAR成像结果并对比传统解决方案，证明了该处理方案的有效性和先进性。 發(fā)表于：2016/1/21 核高基项目首颗高性能FPGA芯片面世 “两千万门级，集成6.5G bps高速Serdes、硬核PCIe以及DDR3/2控制器和PHY，CME-C1在关键技术指标上达到了国内领先，可实现对同行竞争对手中端FPGA 芯片的部分替代，有效填补国产FPGA的市场空白。”核高基国家科技重大专项FPGA研发及产业化应用课题负责人、京微雅格市场副总裁王海力激动地说。 發(fā)表于：2016/1/21 蛙跳萤火虫算法及其在无线电频谱分配中的应用 萤火虫算法是一种生物群智能的随机优化算法，该算法通过模拟萤火虫在觅食、择偶中产生荧光而相互吸引、移动、合作等行为来解决最优化问题。虽然该算法具有设置参数少、原理简单、更新公式清晰等优点，但是存在着种群过早收敛到局部最优解或者种群收敛速度慢等问题。为此本文提出蛙跳萤火虫算法。该算法利用蛙跳的分群思想来优化萤火虫算法。利用蛙跳算法对种群进行分群和局部深度优化，不断地迭代以寻得最优解。在对蛙跳萤火虫算法研究的基础上把它应用于无线电频谱分配中，获得比较满意的频谱分配方式。 發(fā)表于：2016/1/20 <…172173174175176177178179180181…>
