国产精品成人VA在线观看,99精品众筹模特私拍,精品黄色视频在线观看

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于DSP+FPGA的高速數(shù)據(jù)處理與存儲系統(tǒng)設(shè)計

針對信號處理數(shù)據(jù)量大、實時性要求高的特點，從實際應(yīng)用出發(fā)，設(shè)計了以雙DSP+FPGA為核心的并行信號處理模塊。為了滿足不同的信號處理任務(wù)需求，F(xiàn)PGA可以靈活地選擇與不同的DSP組成不同的信號處理結(jié)構(gòu)，同時為滿足大數(shù)據(jù)存儲要求設(shè)計了可方便網(wǎng)絡(luò)控制的數(shù)據(jù)存儲模塊。模塊之間可以通過自定義LVDS接口實現(xiàn)互聯(lián)，組成一個系統(tǒng)。

發(fā)表于：2/5/2016

基于狀態(tài)機的圖像信息提取的FPGA設(shè)計及仿真分析

現(xiàn)場可編程邏輯門陣列（FPGA）應(yīng)用于圖像處理時，需要對數(shù)據(jù)中的圖像信息進行準確的提取。設(shè)計中，F(xiàn)PGA中解壓縮功能需要對壓縮數(shù)據(jù)中的圖像信息進行提取。根據(jù)壓縮格式，設(shè)計了一種基于狀態(tài)機的圖像信息提取模塊，并且在XST（Xilinx官方綜合工具）以及Synplify pro兩個綜合環(huán)境下進行了仿真驗證。通過對比仿真結(jié)果的差異，嘗試分析設(shè)計的寄存器傳輸級視圖（RTL視圖），并找出了影響狀態(tài)機工作的關(guān)鍵要素。強調(diào)了代碼風(fēng)格對FPGA設(shè)計的重要性。

發(fā)表于：2/3/2016

基于顯著圖與稀疏特征的圖像視覺效果評價

提出一種基于顯著圖與稀疏特征的圖像視覺評價算法，其中顯著圖類似于視覺閾值，提取出圖像中的視覺注意區(qū)域，并使用獨立成分分析（Independent Component Analysis ，ICA）等同于稀疏編碼，來提取該區(qū)域的稀疏特征。最后通過綜合特征相似性和灰度相關(guān)性，得到一種全參考圖像質(zhì)量評價方法。通過在3個標(biāo)準圖像數(shù)據(jù)庫測試的結(jié)果表明，相對于其他評價算法，該方法很好地擬合了人眼主觀評價。

發(fā)表于：2/3/2016

基于視覺特性的JPEG圖像自適應(yīng)隱寫算法

提出一種基于視覺特性的圖像隱寫算法。該算法利用亮度和紋理閾值等人類視覺系統(tǒng)特性，并結(jié)合圖像各個局部分塊的亮度與紋理特征，將圖像劃分為強嵌入?yún)^(qū)、次嵌入?yún)^(qū)、弱嵌入?yún)^(qū)，計算各個局部分塊亮度和紋理，分別嵌入不同比特數(shù)的秘密信息。實驗結(jié)果表明，該算法能夠增加圖像秘密信息的嵌入容量，提高抗檢測性能，以及保持較高的峰值信噪比。

發(fā)表于：2/3/2016

基于I2C接口EEPROM讀寫控制器設(shè)計

簡單介紹I2C總線協(xié)議，用Altera公司的FPGA（現(xiàn)場可編程門陣列）芯片設(shè)計I2C總線接口控制器，用于控制EEPROM（帶電可擦寫可編程只讀存儲器）的讀寫操作。

發(fā)表于：2/2/2016

一種基于FPGA的航空總線容錯機制設(shè)計

航天應(yīng)用中，單粒子翻轉(zhuǎn)引發(fā)SRAM型FPGA的錯誤最多，而EDAC設(shè)計在糾錯模塊中有著廣泛的應(yīng)用。將依據(jù)擴展海明碼設(shè)計的[40，32]EDAC模塊嵌入到ARINC 659的雙口數(shù)據(jù)DPRAM和指令SRAM中，提高了總線控制器的容錯處理能力。

發(fā)表于：2/2/2016

臺積電16nm制程獲賽靈思FPGA大單

賽靈思（Xilinx）昨（1）日宣布，旗下采用臺積電最新16納米制程的最新可編程邏輯芯片（FPGA）VirtexUltraScale+正式出貨首家客戶采用，并將元件或主機板出貨給超過60家客戶。賽靈思是繼續(xù)蘋果和海思之后，又一半導(dǎo)體元件大廠加入臺積電16納米制程陣營，為臺積電首季業(yè)績添助力。

發(fā)表于：2/2/2016

Xilinx發(fā)貨業(yè)界首批高端FinFET FPGA 16nm Virtex UltraScale+器件

賽靈思公司今天宣布其 Virtex® UltraScale+? FPGA面向首批客戶開始發(fā)貨，這是業(yè)界首款采用臺積公司(TSMC)16FF+工藝制造的高端FinFET FPGA。賽靈思在UltraScale+產(chǎn)品系列與設(shè)計工具上一直與100多家客戶積極接觸，目前已向其中60多家客戶發(fā)貨器件和/或開發(fā)板。 Virtex UltraScale+器件加上Zynq® UltraScale+ MPSoC和Kintex® UltraScale+ FPGA展示了賽靈思16nm產(chǎn)品組合三大系列已經(jīng)悉數(shù)登場。

發(fā)表于：2/1/2016

信道化接收機的結(jié)構(gòu)優(yōu)化和實現(xiàn)

為了減少信道化接收機的資源消耗，對低通濾波器組實現(xiàn)信道化接收機的結(jié)構(gòu)進行了研究。在前人將HB濾波器和FIR濾波器設(shè)計為多通道并采用時分復(fù)用方法的基礎(chǔ)上，將NCO和CIC濾波器也做了同樣處理，并在FPGA上分別實現(xiàn)了優(yōu)化前后的兩種結(jié)構(gòu)，通過硬件資源消耗情況的對比，驗證了此方法的有效性。在輸入數(shù)據(jù)為單一頻率正弦波的情況下，將信道化的結(jié)果導(dǎo)入Matlab進行分析，驗證了此方法的正確性。

發(fā)表于：1/29/2016

基于編譯選項的Linux內(nèi)核交互式圖解軟件設(shè)計*

Linux內(nèi)核龐大并且可定制性非常高，而且目前市場上并沒有學(xué)習(xí)內(nèi)核的指導(dǎo)軟件。針對Linux內(nèi)核學(xué)習(xí)難、配置難等問題，對Linux內(nèi)核模塊進行了重新的邏輯劃分，提出了“虛目錄”的概念，并在此基礎(chǔ)上，圍繞Linux內(nèi)核的編譯選項設(shè)計并開發(fā)了一款學(xué)習(xí)指導(dǎo)軟件。該軟件為一套內(nèi)核編譯配置的輔助工具，虛目錄的劃分清晰地展示了內(nèi)核功能模塊的邏輯劃分，展開虛目錄后，會顯示與此虛目錄功能配置相關(guān)的所有編譯配置選項，使用戶了解到該目錄項的功能是通過哪些編譯選項來配置的。編譯配置選項之間存在著編譯依賴關(guān)系，本軟件可以從源碼的層次（如函數(shù)調(diào)用、變量引用等）來解釋編譯依賴關(guān)系的具體實現(xiàn)。

發(fā)表于：1/29/2016