頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 拼人品的时候到了，4000元的开发板免费用！ Altera DE2 多媒体开发平台，是学习数字逻辑、计算机组织和FPGA方面的一个理想工具。该板非常适合各大学课程在实验室环境下的一系列设计项目和复杂尖端的数字系统的开发和应用。 發(fā)表于：2016/3/4 基于PCIe的高速接口设计 PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备。该设计由Xilinx公司的Virtex6 FPGA平台和PC机组成，为了实现PFGA与CPU之间的高速通信，开发了基于FPGA IPcore 的PCIe总线 DMA数据传输平台。通过硬件测试表明，该接口设计方案成本低，传输速率可以达到 15 Gb/s。 發(fā)表于：2016/2/29 基于FPGA的FLAC音频硬解码的设计与实现 针对高保真FLAC音频播放系统中软件解码效率低下、占用系统资源大的问题，提出一种基于FPGA的FLAC音频硬解码的设计方案。分析了FLAC音频基本编解码原理，并详细介绍了基于现场可编程门阵列(FPGA)器件的FLAC解码器各模块的设计思想和实现。利用Verilog语言在Quartus II 的开发环境中进行设计输入与仿真验证。实验测试结果表明，该FLAC解码器设计灵活、工作稳定可靠、解码效率高，可作为IP核应用于不同SoC的无损音频播放系统中。 發(fā)表于：2016/2/29 改进稀疏表示的维吾尔族人脸识别算法 针对非均匀光照干扰维吾尔族人脸识别效果的问题，通过对传统稀疏表示方法及对维吾尔族人脸图像中存在的复杂光照问题的研究，提出了基于稀疏表示与偏微分方程组合来改善Retinex算法的维吾尔族人脸辨析方法。该方法首先由偏微分方程的方法改善Retinex，可以有效地减少光晕现象在反射系数图中，进而取得原子库在光照不变的情况，然后利用稀疏表示达到维吾尔族人脸在非均匀光照下的识别。通过实验表明，该方法有效提高了稀疏表示方法在处理复杂光照维吾尔族人脸图像时的识别效果,达到了鲁棒性强、识别率高的目标。 發(fā)表于：2016/2/26 一种基于OpenCL的高能效并行KNN算法及其GPU验证 近年来数据分类技术已经被广泛应用于各类问题中，作为最重要的分类算法之一，K最近邻法（KNN）也被广泛使用。在过去的近50年，人们就如何提高KNN的并行性能做出巨大努力。基于CUDA的KNN并行实现算法——CUKNN算法证明KNN在GPU上的并行实现比在CPU上串行实现的速度提升数十倍，然而，CUDA在实现过程中包含了大量的冗余计算。提出了一种并行冒泡的新型KNN并行算法，并通过OpenCL，在以GPU作为计算核心的异构系统上进行验证，结果显示提出的方法比CUDA快16倍。 發(fā)表于：2016/2/26 Intel Genuino 101 (Curie)云汉芯城，全网首发！ Intel Genuino 101 (Curie)云汉芯城，全网首发！ 英特尔智能硬件大赛•第二季指定参赛产品 發(fā)表于：2016/2/26 基于双处理器系统的图形生成电路研究与应用 机载显示器分辨率越来越高，显示内容越来越复杂，这对图形生成电路提出了更高的要求。提出了一种基于双处理器系统的图形生成电路实现方法，以两片DSP处理器作为绘图核心，配合FPGA和SDRAM帧存构建硬件平台，由主DSP进行绘图任务分配，并将任务分配结果通过Linkport口传递给从DSP，主从DSP根据任务分配结果并行完成图形生成算法运算，从DSP通过Linkport口向主DSP发送图形数据，主DSP将图形数据写入SDRAM帧存中,配合FPGA对SDRAM进行乒乓操作完成图形数据的实时生成与显示。实验结果表明，该方法与单处理器方案相比，在功耗仅增加15%的情况下图形生成效率可提高53%以上，生成一幅1 024×768的EFIS电子飞行显示系统画面帧率可达86 f/s。 發(fā)表于：2016/2/25 基于FPGA的多通道并行高速采样研究 数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制，高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术，通过在时域上多通道并行交替采样，使采样速率达到原来单片ADC的多倍。最后进行多路交替采样试验，结果验证了该方法的正确性。 發(fā)表于：2016/2/24 在LabView平台下的任意波信号发生器设计 利用LabView图形化虚拟仪器开发平台，设计一个基于FPGA的DDS（直接数字频率合成）信号发生器。通过FPGA的下位机和LabView上位机的配合使之能够输出多种固定波形和任意波形，在不用改变硬件平台的情况下，能够随时对系统进行重构或拓展开发。 發(fā)表于：2016/2/23 基于FPGA的信号灯冲突检测电路的设计与实现 采用软件控制方式的道路交通信号机在死机时往往失去其绿冲突保护功能。根据“绿冲突矩阵”的检测原理，本文提出一种道路交通信号控制机的信号冲突检测方案，采用自顶向下的设计方法，通过FPGA实现系统的各个功能模块。该系统可以独立地检测绿灯信号冲突这种道路交通的异常情况，并能立即做出处理。仿真及实际测试结果表明，该系统时序分配与程序设计合理，工作稳定可靠，并能够提高信号机嵌入式系统的实时性。 發(fā)表于：2016/2/21 <…170171172173174175176177178179…>
