免费无码又爽又刺激高潮久久,裸体女人张开两腿任你看

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

臺(tái)積電16nm制程獲賽靈思FPGA大單

賽靈思（Xilinx）昨（1）日宣布，旗下采用臺(tái)積電最新16納米制程的最新可編程邏輯芯片（FPGA）VirtexUltraScale+正式出貨首家客戶(hù)采用，并將元件或主機(jī)板出貨給超過(guò)60家客戶(hù)。賽靈思是繼續(xù)蘋(píng)果和海思之后，又一半導(dǎo)體元件大廠(chǎng)加入臺(tái)積電16納米制程陣營(yíng)，為臺(tái)積電首季業(yè)績(jī)添助力。

發(fā)表于：2/2/2016

Xilinx發(fā)貨業(yè)界首批高端FinFET FPGA 16nm Virtex UltraScale+器件

賽靈思公司今天宣布其 Virtex® UltraScale+? FPGA面向首批客戶(hù)開(kāi)始發(fā)貨，這是業(yè)界首款采用臺(tái)積公司(TSMC)16FF+工藝制造的高端FinFET FPGA。賽靈思在UltraScale+產(chǎn)品系列與設(shè)計(jì)工具上一直與100多家客戶(hù)積極接觸，目前已向其中60多家客戶(hù)發(fā)貨器件和/或開(kāi)發(fā)板。 Virtex UltraScale+器件加上Zynq® UltraScale+ MPSoC和Kintex® UltraScale+ FPGA展示了賽靈思16nm產(chǎn)品組合三大系列已經(jīng)悉數(shù)登場(chǎng)。

發(fā)表于：2/1/2016

信道化接收機(jī)的結(jié)構(gòu)優(yōu)化和實(shí)現(xiàn)

為了減少信道化接收機(jī)的資源消耗，對(duì)低通濾波器組實(shí)現(xiàn)信道化接收機(jī)的結(jié)構(gòu)進(jìn)行了研究。在前人將HB濾波器和FIR濾波器設(shè)計(jì)為多通道并采用時(shí)分復(fù)用方法的基礎(chǔ)上，將NCO和CIC濾波器也做了同樣處理，并在FPGA上分別實(shí)現(xiàn)了優(yōu)化前后的兩種結(jié)構(gòu)，通過(guò)硬件資源消耗情況的對(duì)比，驗(yàn)證了此方法的有效性。在輸入數(shù)據(jù)為單一頻率正弦波的情況下，將信道化的結(jié)果導(dǎo)入Matlab進(jìn)行分析，驗(yàn)證了此方法的正確性。

發(fā)表于：1/29/2016

基于編譯選項(xiàng)的Linux內(nèi)核交互式圖解軟件設(shè)計(jì)*

Linux內(nèi)核龐大并且可定制性非常高，而且目前市場(chǎng)上并沒(méi)有學(xué)習(xí)內(nèi)核的指導(dǎo)軟件。針對(duì)Linux內(nèi)核學(xué)習(xí)難、配置難等問(wèn)題，對(duì)Linux內(nèi)核模塊進(jìn)行了重新的邏輯劃分，提出了“虛目錄”的概念，并在此基礎(chǔ)上，圍繞Linux內(nèi)核的編譯選項(xiàng)設(shè)計(jì)并開(kāi)發(fā)了一款學(xué)習(xí)指導(dǎo)軟件。該軟件為一套內(nèi)核編譯配置的輔助工具，虛目錄的劃分清晰地展示了內(nèi)核功能模塊的邏輯劃分，展開(kāi)虛目錄后，會(huì)顯示與此虛目錄功能配置相關(guān)的所有編譯配置選項(xiàng)，使用戶(hù)了解到該目錄項(xiàng)的功能是通過(guò)哪些編譯選項(xiàng)來(lái)配置的。編譯配置選項(xiàng)之間存在著編譯依賴(lài)關(guān)系，本軟件可以從源碼的層次（如函數(shù)調(diào)用、變量引用等）來(lái)解釋編譯依賴(lài)關(guān)系的具體實(shí)現(xiàn)。

發(fā)表于：1/29/2016

基于CASA和譜減法的清音分離改進(jìn)算法

現(xiàn)有的基于計(jì)算聽(tīng)覺(jué)場(chǎng)景分析（CASA）的單通道語(yǔ)音盲信號(hào)分離算法大多集中在對(duì)濁音分離的研究，對(duì)清音分離的研究甚少。針對(duì)清音分離的問(wèn)題，對(duì)傳統(tǒng)的基于CASA和譜減法的清音分離算法進(jìn)行改進(jìn)，改進(jìn)算法通過(guò)估計(jì)語(yǔ)音onset/offset判別出可能存在清音的時(shí)頻塊，并利用相鄰時(shí)頻單元能量具有連續(xù)性的原理，對(duì)相應(yīng)的時(shí)頻塊中每一時(shí)頻單元分別進(jìn)行噪聲能量估計(jì)，使噪聲能量估計(jì)更加精準(zhǔn)。仿真實(shí)驗(yàn)結(jié)果表明，改進(jìn)算法比傳統(tǒng)算法運(yùn)算量更小，對(duì)清音分離的有效性更高。

發(fā)表于：1/28/2016

智能車(chē)路徑識(shí)別與控制性能提高方法研究及實(shí)現(xiàn)

為提高智能車(chē)路徑識(shí)別的準(zhǔn)確性、實(shí)時(shí)性和魯棒性，采用“圖像采集—圖像處理”交叉執(zhí)行的方式，同時(shí)在圖像處理階段采用跟蹤邊緣檢測(cè)算法，并將模糊控制算法和PID算法進(jìn)行整合。整體實(shí)驗(yàn)結(jié)果表明，智能車(chē)的速度提高了33.3%，準(zhǔn)確率提高了35.7%。本研究中的智能車(chē)系統(tǒng)可發(fā)展應(yīng)用于現(xiàn)代汽車(chē)的輔助駕駛系統(tǒng)，提高智能交通的安全性。

發(fā)表于：1/26/2016

基于多核DSP互聯(lián)架構(gòu)的SAR處理研究與設(shè)計(jì)

提出了一種基于多核DSP互聯(lián)架構(gòu)的SAR成像處理方案。首先，介紹了一種基于方位子塊插值的PFA實(shí)時(shí)成像算法。其次，研究了TI多核DSP TMS320C6678的處理性能，介紹了一種典型的RapidIO互聯(lián)架構(gòu)，并進(jìn)一步提出基于該架構(gòu)的SAR成像處理方案。最后，通過(guò)給出SAR成像結(jié)果并對(duì)比傳統(tǒng)解決方案，證明了該處理方案的有效性和先進(jìn)性。

發(fā)表于：1/21/2016

核高基項(xiàng)目首顆高性能FPGA芯片面世

“兩千萬(wàn)門(mén)級(jí)，集成6.5G bps高速Serdes、硬核PCIe以及DDR3/2控制器和PHY，CME-C1在關(guān)鍵技術(shù)指標(biāo)上達(dá)到了國(guó)內(nèi)領(lǐng)先，可實(shí)現(xiàn)對(duì)同行競(jìng)爭(zhēng)對(duì)手中端FPGA 芯片的部分替代，有效填補(bǔ)國(guó)產(chǎn)FPGA的市場(chǎng)空白?！焙烁呋鶉?guó)家科技重大專(zhuān)項(xiàng)FPGA研發(fā)及產(chǎn)業(yè)化應(yīng)用課題負(fù)責(zé)人、京微雅格市場(chǎng)副總裁王海力激動(dòng)地說(shuō)。

發(fā)表于：1/21/2016

蛙跳螢火蟲(chóng)算法及其在無(wú)線(xiàn)電頻譜分配中的應(yīng)用

螢火蟲(chóng)算法是一種生物群智能的隨機(jī)優(yōu)化算法，該算法通過(guò)模擬螢火蟲(chóng)在覓食、擇偶中產(chǎn)生熒光而相互吸引、移動(dòng)、合作等行為來(lái)解決最優(yōu)化問(wèn)題。雖然該算法具有設(shè)置參數(shù)少、原理簡(jiǎn)單、更新公式清晰等優(yōu)點(diǎn)，但是存在著種群過(guò)早收斂到局部最優(yōu)解或者種群收斂速度慢等問(wèn)題。為此本文提出蛙跳螢火蟲(chóng)算法。該算法利用蛙跳的分群思想來(lái)優(yōu)化螢火蟲(chóng)算法。利用蛙跳算法對(duì)種群進(jìn)行分群和局部深度優(yōu)化，不斷地迭代以尋得最優(yōu)解。在對(duì)蛙跳螢火蟲(chóng)算法研究的基礎(chǔ)上把它應(yīng)用于無(wú)線(xiàn)電頻譜分配中，獲得比較滿(mǎn)意的頻譜分配方式。

發(fā)表于：1/20/2016

中國(guó)自主知識(shí)產(chǎn)權(quán)的FPGA產(chǎn)品又創(chuàng)新高

2016年1月19日，京微雅格（北京）科技有限公司今日召開(kāi)“國(guó)家科技重大專(zhuān)項(xiàng)核高基項(xiàng)目首顆高性能FPGA芯片暨京微雅格CME-C1（祥云）系列新品發(fā)布會(huì)”，宣布其面向大容量FPGA市場(chǎng)的“云”系列首款FPGA芯片，CME-C1（祥云）正式發(fā)布。武漢虹信通信技術(shù)有限公司、普天信息技術(shù)研究院、遼寧聚龍金融設(shè)備股份有限公司等產(chǎn)業(yè)代表，媒體代表近百名嘉賓出席了此次發(fā)布活動(dòng)。

發(fā)表于：1/20/2016