国产打屁股在线调教97,理论片大全国产一区

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

動態(tài)進(jìn)化環(huán)境在組卷中的建模與應(yīng)用

針對遺傳算法組卷易陷入早熟、難以收斂的問題進(jìn)行研究，結(jié)合進(jìn)化環(huán)境對進(jìn)化過程的影響和引導(dǎo)，對動態(tài)進(jìn)化環(huán)境進(jìn)行建模，提出了一種基于動態(tài)變異池的策略。該策略的種群不共享變異池，在每次變異前，根據(jù)每個個體的弱點(diǎn)動態(tài)生成該個體的變異基因庫，以此改善當(dāng)前變異環(huán)境，實(shí)施引導(dǎo)性變異，提高解質(zhì)量。該策略能加速收斂，并在很大程度上提高收斂精度。實(shí)驗(yàn)數(shù)據(jù)表明，采用了該策略的組卷算法能快速生成各項(xiàng)指標(biāo)都與約束條件十分貼近的試卷，具有很好的實(shí)用價(jià)值。

發(fā)表于：2015/12/20

Xilinx宣布支持16nmUltraScale+ 器件的工具與文檔公開提供

2015年12月11日，中國北京——All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布支持16nmUltraScale+?系列的工具及文檔面向公眾公開提供，其中包含Vivado® 設(shè)計(jì)套件HLx版、嵌入式軟件開發(fā)工具、賽靈思Power Estimator （功耗評估器），以及用于Zynq® UltraScale+ MPSoC及Kintex® UltraScale+器件的技術(shù)文檔。

發(fā)表于：2015/12/20

基于FPGA的硬件排序系統(tǒng)設(shè)計(jì)

針對軟件排序速度慢、排序數(shù)據(jù)量小以及占用CPU資源多等問題，設(shè)計(jì)了一種基于FPGA的硬件排序系統(tǒng)。排序過程采用DMA工作方式，不占用CPU資源；數(shù)據(jù)傳輸采用SISO（串行輸入/串行輸出）方式，減少FPGA內(nèi)部布線資源，增強(qiáng)排序系統(tǒng)可靠性。利用Modelsim仿真工具對硬件排序系統(tǒng)進(jìn)行仿真驗(yàn)證，仿真結(jié)果表明，硬件排序系統(tǒng)可以有效提高排序效率以及降低CPU使用率。

發(fā)表于：2015/12/18

美高森美和Thales e-Security宣布簽署硬件安全模塊經(jīng)銷商協(xié)議

致力于在功耗、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號：MSCC) 宣布與Thales e-Security簽訂一項(xiàng)經(jīng)銷商協(xié)議。客戶通過使用Thales e-Security的nShield硬件安全模塊(HSM)、定制固件和在所有美高森美SmartFusion?2系統(tǒng)級芯片(SoC)現(xiàn)場可編程邏輯器件(FPGA)和IGLOO?2 FPGA器件內(nèi)置的先進(jìn)安全協(xié)議，可以自動防止其系統(tǒng)在世界各地任何生產(chǎn)設(shè)施中被過度制造，避免數(shù)百萬美元的收益損失。

發(fā)表于：2015/12/18

基于因子分析的動態(tài)負(fù)載均衡算法

隨著互聯(lián)網(wǎng)的不斷發(fā)展、用戶數(shù)量的急劇增長，互聯(lián)網(wǎng)中出現(xiàn)了網(wǎng)絡(luò)擁塞、服務(wù)器負(fù)載過重、響應(yīng)時(shí)間過長等嚴(yán)重問題，其中負(fù)載均衡算法是影響服務(wù)器集群整體性能的一個關(guān)鍵因素。運(yùn)用統(tǒng)計(jì)學(xué)中的因子分析理論，提出了一種基于因子分析的負(fù)載均衡算法。該算法利用因子分析法計(jì)算出綜合負(fù)載，并用這個指標(biāo)幫助負(fù)載均衡器選擇合適的服務(wù)器，均勻地將用戶的請求進(jìn)行分發(fā)，從而達(dá)到整體上較好的負(fù)載均衡。

發(fā)表于：2015/12/17

采用窗函數(shù)法進(jìn)行數(shù)字信號截短的優(yōu)化算法

對數(shù)字信號進(jìn)行有限點(diǎn)數(shù)的截短采樣時(shí)，通常會發(fā)生頻譜泄露。提出一種基于FPGA的矩形窗、海明窗、漢寧窗和布萊克曼窗四個窗函數(shù)的改進(jìn)型信號截短算法方案，并對其資源消耗和運(yùn)行速度進(jìn)行優(yōu)化，從而提高頻譜泄露的性能。為了減少系統(tǒng)資源消耗和提高精度，采用了資源共享技術(shù)、選擇合理的數(shù)據(jù)位寬以及為CORDIC模塊選擇合適的迭代次數(shù)；為了優(yōu)化速度，采用了恰當(dāng)?shù)牧魉€技術(shù)，從而較大提高了處理速度。仿真表明，優(yōu)化后的系統(tǒng)邏輯資源減少20%~51%，時(shí)序約束達(dá)到360 MHz，其中的布萊克曼窗對第一級旁瓣衰減達(dá)到59.3 dB。

發(fā)表于：2015/12/17

基于FPGA與LabVIEW的DDS任意信號發(fā)生器設(shè)計(jì)

實(shí)現(xiàn)了一種基于FPGA與LabVIEW平臺的任意波形發(fā)生器。通過FPGA搭建硬件平臺，與LabVIEW上位機(jī)軟件實(shí)現(xiàn)串口通信，實(shí)時(shí)調(diào)整FPGA內(nèi)部波形數(shù)據(jù)，可實(shí)現(xiàn)正弦波、方波、鋸齒波、三角波、高斯白噪聲、疊加正弦波、自定義公式等常規(guī)波形，同時(shí)也可以手動繪制任意波形，充分發(fā)揮了軟件的靈活性。通過參數(shù)的設(shè)定，可方便地設(shè)計(jì)各種復(fù)雜波形。本設(shè)計(jì)在EP4CE15F17C8芯片上實(shí)現(xiàn)，與LabVIEW上位機(jī)軟件協(xié)同工作，經(jīng)測試系統(tǒng)具有良好的穩(wěn)定性、靈活性。

發(fā)表于：2015/12/16

多路圖像數(shù)據(jù)合成LCD顯示控制器設(shè)計(jì)

針對現(xiàn)有LCD顯示控制器處理多路圖像數(shù)據(jù)合成的性能局限，提出了一種用于嵌入式系統(tǒng)的多路圖像數(shù)據(jù)合成LCD顯示控制器的設(shè)計(jì)方案。該方案以FPGA為顯示控制器的核心處理器件，經(jīng)視頻接口和8080接口輸入數(shù)據(jù)，由SDRAM協(xié)調(diào)控制器完成數(shù)據(jù)存取，最終通過合成疊加送入LCD完成顯示。通過實(shí)際電路驗(yàn)證表明，該LCD顯示控制器可以實(shí)現(xiàn)多路圖像數(shù)據(jù)的輸入、合成、顯示，且性能良好、運(yùn)行穩(wěn)定，并具有一定的移植性和可擴(kuò)展性，可應(yīng)用于有特殊圖像處理要求的嵌入式系統(tǒng)中。

發(fā)表于：2015/12/16

OpenStack云環(huán)境下多節(jié)點(diǎn)塊存儲研究

基于OpenStack本身的塊存儲設(shè)計(jì)，在云計(jì)算平臺中實(shí)現(xiàn)了多節(jié)點(diǎn)塊存儲的iSCSI SAN配置，為虛擬機(jī)提供了跨網(wǎng)段、跨節(jié)點(diǎn)的獨(dú)立塊存儲服務(wù)，并在不同節(jié)點(diǎn)間、虛擬機(jī)上分別對其進(jìn)行測試，對學(xué)習(xí)和實(shí)際構(gòu)建云平臺中跨網(wǎng)段多節(jié)點(diǎn)的塊存儲服務(wù)有參考價(jià)值。

發(fā)表于：2015/12/15

基于MapReduce和分布式緩存的KNN分類算法研究

隨著大數(shù)據(jù)時(shí)代的到來，K最近鄰（KNN）算法較高的計(jì)算復(fù)雜度的弊端日益凸顯。在深入研究了KNN算法的基礎(chǔ)上，結(jié)合MapReduce編程模型，利用其開源實(shí)現(xiàn)Hadoop，提出了一種基于MapReduce和分布式緩存機(jī)制的KNN并行化方案。該方案只需要通過Mapper階段就能完成分類任務(wù)，減少了TaskTracker與JobTracker之間的通信開銷，同時(shí)也避免了Mapper的中間結(jié)果在集群任務(wù)節(jié)點(diǎn)之間的通信開銷。通過在Hadoop集群上實(shí)驗(yàn)，驗(yàn)證了所提出的并行化KNN方案有著優(yōu)良的加速比和擴(kuò)展性。

發(fā)表于：2015/12/15