欧美激情视频在线观看一区,在线观看免费av网

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動(dòng)化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于AES的可重構(gòu)加密系統(tǒng)的FPGA設(shè)計(jì)

針對傳統(tǒng)軟件加密方法在速度和資源消耗上的不足，提出了基于AES高級加密標(biāo)準(zhǔn)的硬件設(shè)計(jì)方案。采用了目前流行的EDA技術(shù)，在FPGA芯片上實(shí)現(xiàn)一種可重構(gòu)的加密系統(tǒng)，利用硬件描述語言實(shí)現(xiàn)加密算法中的移位、S盒置換函數(shù)、線性反饋移位寄存器等功能，設(shè)計(jì)輸入、模型綜合、布局布線、功能仿真都在Altera公司的Quartus II開發(fā)平臺(tái)中完成，產(chǎn)生的下載文件通過Cyclone系列的FPGA芯片進(jìn)行測試。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)具有獨(dú)特的物理安全性和高速性。

發(fā)表于：11/2/2015

萊迪思半導(dǎo)體與Leopard Imaging攜手推出適用于工業(yè)應(yīng)用的USB 3.0攝像頭

適用于工業(yè)應(yīng)用的全新USB 3.0攝像頭模塊采用萊迪思的MachXO3? FPGA和USB 3.0傳感器橋接參考設(shè)計(jì) MachXO3 FPGA可提供高達(dá)900 Mbps的I/O速率，可將高質(zhì)量視頻圖像按照任何所需的格式進(jìn)行轉(zhuǎn)換，無需犧牲視頻系統(tǒng)的整體性能

發(fā)表于：10/31/2015

當(dāng)自動(dòng)駕駛汽車遇上道德抉擇

該文鎖定一個(gè)棘手的問題：“當(dāng)遭遇無可避免的事故，自動(dòng)駕駛汽車的反應(yīng)該如何被編程？自動(dòng)駕駛車輛是否該將人命的損失減到最小，甚至意味著得犧牲車上乘員？或者是它應(yīng)該要不計(jì)代價(jià)保護(hù)所有的乘客？它該在這兩個(gè)極端中隨機(jī)做選擇嗎？”

發(fā)表于：10/29/2015

基于壓縮感知的低能耗圖像傳感器節(jié)點(diǎn)研究

在無線多媒體傳感器網(wǎng)絡(luò)中，多媒體傳感器節(jié)點(diǎn)的能耗問題是限制其應(yīng)用和發(fā)展的重要因素。從圖像編碼復(fù)雜度和編碼壓縮率方面對節(jié)點(diǎn)的能耗進(jìn)行分析，研究基于壓縮感知（CS）的圖像編碼理論和節(jié)點(diǎn)的能耗模型。然后結(jié)合能耗模型，通過實(shí)驗(yàn)仿真分析DCT-CS圖像編碼方案和JEPG圖像編碼方案的圖像編碼和傳輸總能耗。實(shí)驗(yàn)結(jié)果表明，相比于JPEG方案，DCT-CS方案能夠降低節(jié)點(diǎn)的總能耗。最后，在STM32F103和CC2530硬件平臺(tái)上完成基于DCT-CS編碼的圖像傳感器節(jié)點(diǎn)軟、硬件設(shè)計(jì)，以達(dá)到降低節(jié)點(diǎn)能耗的目的。

發(fā)表于：10/20/2015

基于FPGA同步時(shí)鐘測量系統(tǒng)的研究及實(shí)現(xiàn)

為精確地測量煤礦探水雷達(dá)的發(fā)射機(jī)與接收機(jī)之間同步時(shí)鐘信號(hào)的時(shí)間差，設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的高精度同步時(shí)鐘信號(hào)時(shí)間差測量系統(tǒng)。提出了一種利用脈沖計(jì)數(shù)法和量化延時(shí)法相結(jié)合的精密測量新方法，最高分辨率為200 ps。測試和實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠精確地測量同步時(shí)鐘信號(hào)的時(shí)間差，并能讓時(shí)間差在LCD上顯示，進(jìn)行存儲(chǔ)和在上位機(jī)上繪制曲線，該系統(tǒng)對同步時(shí)鐘信號(hào)的時(shí)間差進(jìn)行矯正起了很大的作用，已經(jīng)用于煤礦探水雷達(dá)同步時(shí)鐘信號(hào)的測量中。

發(fā)表于：10/20/2015

4模集合余數(shù)系統(tǒng)比例變換

數(shù)值縮放(scaling)和奇偶檢測等的高效VLSI實(shí)現(xiàn)已經(jīng)成為剩余數(shù)系統(tǒng)(RNS)研究的瓶頸問題。該文基于4模集合{2n，22n+1，2n+1，2n-1}，在新中國余數(shù)定理的基礎(chǔ)上，提出了該模集合優(yōu)化的2n比例變換優(yōu)化算法，并基于VLSI實(shí)現(xiàn)其硬件結(jié)構(gòu)。分析結(jié)果表明,該2n比例變換的VLSI實(shí)現(xiàn)具有更好的面積和功耗特性。

發(fā)表于：10/20/2015

Altera與Intrinsic-ID合作，開發(fā)世界上最安全的高端FPGA

2015年10月13號(hào)，北京——Altera公司(NASDAQ: ALTR)和Intrinsic-ID公司——物理不可克隆功能(“PUF”)技術(shù)的領(lǐng)先供應(yīng)商，宣布雙方在Altera Stratix® 10 FPGA和SoC高級安全解決方案集成上展開合作?；赑UF的密鑰存儲(chǔ)是目前很多國防和基礎(chǔ)設(shè)施應(yīng)用的新需求，要求安全的捆綁軟件和硬件功能，防止系統(tǒng)被克隆。Intrinsic-ID的PUF技術(shù)集成在Stratix 10 FPGA和SoC中，極大的增強(qiáng)了器件的安全特性，滿足了系統(tǒng)中使用的所有元器件日益增長的安全需求。

發(fā)表于：10/19/2015

視頻陣列處理器數(shù)據(jù)加載電路的設(shè)計(jì)與實(shí)現(xiàn)

隨著多種視頻編解碼標(biāo)準(zhǔn)和視頻算法的提出，視頻處理器高效性和靈活性顯得更為重要。針對視頻陣列處理器中數(shù)據(jù)加載速率與陣列處理單元處理不匹配的問題，通過對視頻編解碼標(biāo)準(zhǔn)算法的分析，深度挖掘數(shù)據(jù)訪存冗余和傳輸?shù)奶攸c(diǎn)，在可編程可重構(gòu)體系結(jié)構(gòu)下，設(shè)計(jì)了支持灌入和Cache兩種工作模式的數(shù)據(jù)加載電路，并進(jìn)行了功能仿真和FPGA驗(yàn)證。結(jié)果表明，該電路能夠滿足1 080P視頻處理對數(shù)據(jù)加載的要求，采用Desgin Compiler在SMIC 0.13 ?滋m CMOS工藝標(biāo)準(zhǔn)單元庫下綜合，頻率可達(dá)197 MHz。

發(fā)表于：10/19/2015

基于FPGA的C/S模式網(wǎng)絡(luò)硬盤設(shè)計(jì)與實(shí)現(xiàn)

針對目前多數(shù)B/S(Browser/Server，瀏覽器/服務(wù)器)模式網(wǎng)絡(luò)硬盤存在的安全性問題以及文件格式和文件大小受限等問題，提出并實(shí)現(xiàn)了一種基于FPGA的C/S（Client/Server，客戶端/服務(wù)器)模式網(wǎng)絡(luò)硬盤，分別在用戶層、內(nèi)核層對NFS(Network File System,網(wǎng)絡(luò)文件系統(tǒng)）服務(wù)器、FAT32文件系統(tǒng)進(jìn)行了設(shè)計(jì)及改進(jìn)，并在硬件層設(shè)計(jì)了硬盤控制器IP核及其所需的驅(qū)動(dòng)程序，最后通過Petalinux操作系統(tǒng)移植到Microblaze中，利用軟硬件協(xié)同設(shè)計(jì)的方式在XUPV5_LX110T開發(fā)板上驗(yàn)證通過。驗(yàn)證結(jié)果表明，該網(wǎng)絡(luò)硬盤可實(shí)現(xiàn)遠(yuǎn)程文件在線訪問及其他基本操作，并且對文件格式、單個(gè)文件大小無限制。

發(fā)表于：10/15/2015

基于FPGA的數(shù)字卷積加減速算法的設(shè)計(jì)與實(shí)現(xiàn)

為了減小計(jì)算量，引入了數(shù)字卷積采用FPGA硬件編程的方式實(shí)現(xiàn)加減速控制算法，提高了算法的穩(wěn)定性和運(yùn)算速度；為了減小速度誤差和位置誤差，在不同情況下采用相應(yīng)的補(bǔ)償算法來實(shí)現(xiàn)對定點(diǎn)數(shù)運(yùn)算過程中的余數(shù)處理；針對數(shù)字卷積運(yùn)算之前產(chǎn)生的余數(shù)，在速度序列的末尾添加速度補(bǔ)償序列來消除余數(shù)誤差；對于數(shù)字卷積運(yùn)算過程中產(chǎn)生的余數(shù)，采用余數(shù)累加的方式來減小余數(shù)誤差。

發(fā)表于：10/15/2015