亚洲国模精品一区,被老师摸着JJ勃起有14厘米,亚洲中文久久精品无码

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于PCIe的高速接口設(shè)計(jì)

PCIe總線是第三代I/O總線的代表，提供高性能、高速、點(diǎn)到點(diǎn)的串行連接，支持單雙工傳輸，通過差分鏈路來互連設(shè)備。該設(shè)計(jì)由Xilinx公司的Virtex6 FPGA平臺和PC機(jī)組成，為了實(shí)現(xiàn)PFGA與CPU之間的高速通信，開發(fā)了基于FPGA IPcore 的PCIe總線 DMA數(shù)據(jù)傳輸平臺。通過硬件測試表明，該接口設(shè)計(jì)方案成本低，傳輸速率可以達(dá)到 15 Gb/s。

發(fā)表于：2/29/2016

基于FPGA的FLAC音頻硬解碼的設(shè)計(jì)與實(shí)現(xiàn)

針對高保真FLAC音頻播放系統(tǒng)中軟件解碼效率低下、占用系統(tǒng)資源大的問題，提出一種基于FPGA的FLAC音頻硬解碼的設(shè)計(jì)方案。分析了FLAC音頻基本編解碼原理，并詳細(xì)介紹了基于現(xiàn)場可編程門陣列(FPGA)器件的FLAC解碼器各模塊的設(shè)計(jì)思想和實(shí)現(xiàn)。利用Verilog語言在Quartus II 的開發(fā)環(huán)境中進(jìn)行設(shè)計(jì)輸入與仿真驗(yàn)證。實(shí)驗(yàn)測試結(jié)果表明，該FLAC解碼器設(shè)計(jì)靈活、工作穩(wěn)定可靠、解碼效率高，可作為IP核應(yīng)用于不同SoC的無損音頻播放系統(tǒng)中。

發(fā)表于：2/29/2016

改進(jìn)稀疏表示的維吾爾族人臉識別算法

針對非均勻光照干擾維吾爾族人臉識別效果的問題，通過對傳統(tǒng)稀疏表示方法及對維吾爾族人臉圖像中存在的復(fù)雜光照問題的研究，提出了基于稀疏表示與偏微分方程組合來改善Retinex算法的維吾爾族人臉辨析方法。該方法首先由偏微分方程的方法改善Retinex，可以有效地減少光暈現(xiàn)象在反射系數(shù)圖中，進(jìn)而取得原子庫在光照不變的情況，然后利用稀疏表示達(dá)到維吾爾族人臉在非均勻光照下的識別。通過實(shí)驗(yàn)表明，該方法有效提高了稀疏表示方法在處理復(fù)雜光照維吾爾族人臉圖像時的識別效果,達(dá)到了魯棒性強(qiáng)、識別率高的目標(biāo)。

發(fā)表于：2/26/2016

一種基于OpenCL的高能效并行KNN算法及其GPU驗(yàn)證

近年來數(shù)據(jù)分類技術(shù)已經(jīng)被廣泛應(yīng)用于各類問題中，作為最重要的分類算法之一，K最近鄰法（KNN）也被廣泛使用。在過去的近50年，人們就如何提高KNN的并行性能做出巨大努力。基于CUDA的KNN并行實(shí)現(xiàn)算法——CUKNN算法證明KNN在GPU上的并行實(shí)現(xiàn)比在CPU上串行實(shí)現(xiàn)的速度提升數(shù)十倍，然而，CUDA在實(shí)現(xiàn)過程中包含了大量的冗余計(jì)算。提出了一種并行冒泡的新型KNN并行算法，并通過OpenCL，在以GPU作為計(jì)算核心的異構(gòu)系統(tǒng)上進(jìn)行驗(yàn)證，結(jié)果顯示提出的方法比CUDA快16倍。

發(fā)表于：2/26/2016

Intel Genuino 101 (Curie)云漢芯城，全網(wǎng)首發(fā)！

Intel Genuino 101 (Curie)云漢芯城，全網(wǎng)首發(fā)！英特爾智能硬件大賽?第二季指定參賽產(chǎn)品

發(fā)表于：2/26/2016

基于雙處理器系統(tǒng)的圖形生成電路研究與應(yīng)用

機(jī)載顯示器分辨率越來越高，顯示內(nèi)容越來越復(fù)雜，這對圖形生成電路提出了更高的要求。提出了一種基于雙處理器系統(tǒng)的圖形生成電路實(shí)現(xiàn)方法，以兩片DSP處理器作為繪圖核心，配合FPGA和SDRAM幀存構(gòu)建硬件平臺，由主DSP進(jìn)行繪圖任務(wù)分配，并將任務(wù)分配結(jié)果通過Linkport口傳遞給從DSP，主從DSP根據(jù)任務(wù)分配結(jié)果并行完成圖形生成算法運(yùn)算，從DSP通過Linkport口向主DSP發(fā)送圖形數(shù)據(jù)，主DSP將圖形數(shù)據(jù)寫入SDRAM幀存中,配合FPGA對SDRAM進(jìn)行乒乓操作完成圖形數(shù)據(jù)的實(shí)時生成與顯示。實(shí)驗(yàn)結(jié)果表明，該方法與單處理器方案相比，在功耗僅增加15%的情況下圖形生成效率可提高53%以上，生成一幅1 024×768的EFIS電子飛行顯示系統(tǒng)畫面幀率可達(dá)86 f/s。

發(fā)表于：2/25/2016

基于FPGA的多通道并行高速采樣研究

數(shù)據(jù)采樣精度和采樣速率是A/D轉(zhuǎn)換的重要技術(shù)指標(biāo)。目前受半導(dǎo)體工藝技術(shù)的限制，高采樣精度的A/D芯片一般具有較低的采樣速率。本文提出一種時間交替ADC采樣技術(shù)，通過在時域上多通道并行交替采樣，使采樣速率達(dá)到原來單片ADC的多倍。最后進(jìn)行多路交替采樣試驗(yàn)，結(jié)果驗(yàn)證了該方法的正確性。

發(fā)表于：2/24/2016

在LabView平臺下的任意波信號發(fā)生器設(shè)計(jì)

利用LabView圖形化虛擬儀器開發(fā)平臺，設(shè)計(jì)一個基于FPGA的DDS（直接數(shù)字頻率合成）信號發(fā)生器。通過FPGA的下位機(jī)和LabView上位機(jī)的配合使之能夠輸出多種固定波形和任意波形，在不用改變硬件平臺的情況下，能夠隨時對系統(tǒng)進(jìn)行重構(gòu)或拓展開發(fā)。

發(fā)表于：2/23/2016

基于FPGA的信號燈沖突檢測電路的設(shè)計(jì)與實(shí)現(xiàn)

采用軟件控制方式的道路交通信號機(jī)在死機(jī)時往往失去其綠沖突保護(hù)功能。根據(jù)“綠沖突矩陣”的檢測原理，本文提出一種道路交通信號控制機(jī)的信號沖突檢測方案，采用自頂向下的設(shè)計(jì)方法，通過FPGA實(shí)現(xiàn)系統(tǒng)的各個功能模塊。該系統(tǒng)可以獨(dú)立地檢測綠燈信號沖突這種道路交通的異常情況，并能立即做出處理。仿真及實(shí)際測試結(jié)果表明，該系統(tǒng)時序分配與程序設(shè)計(jì)合理，工作穩(wěn)定可靠，并能夠提高信號機(jī)嵌入式系統(tǒng)的實(shí)時性。

發(fā)表于：2/21/2016

跨接在兩個網(wǎng)絡(luò)間的語音記錄儀設(shè)計(jì)

設(shè)計(jì)了語音記錄儀。該語音記錄儀橋接在通信設(shè)備之間，同時提供3種橋接接口：以太網(wǎng)接口，支持在IP通信方式下的各通話組的直通及錄音功能；二線接口，支持模擬二線方式下的直通及錄音功能；音頻接口，支持模擬音頻方式下的直通及錄音功能。同時話音記錄儀提供FTP服務(wù)器，可以通過局域網(wǎng)對語音記錄儀保存的語音文件進(jìn)行下載和管理。此外，該設(shè)備支持語音回放功能。

發(fā)表于：2/19/2016