頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 Xilinx華麗轉(zhuǎn)型之后 Xilinx，一家首次將3D技術(shù)應(yīng)用于IC芯片的公司，一家首次在芯片內(nèi)置入All Programmable架構(gòu)的公司，一家擁有60多項行業(yè)第一專利的公司。在FPGA領(lǐng)域，這家可以說再沒有強大競爭對手的公司，并沒有在勝利之后止步不前，而是早在5年前就開始了從邏輯可編程到全面可編程的戰(zhàn)略轉(zhuǎn)型。 發(fā)表于：9/10/2015 英特爾宣布公開霍金輔助說話軟件源代碼 英特爾曾為知名物理學(xué)家史蒂芬-霍金（Stephen Hawking）開發(fā)出了一套可以讓其“說話”的軟件，而該公司日前宣布將在網(wǎng)上免費公布這一軟件的源代碼。 發(fā)表于：9/10/2015 超高速 USB至FIFO橋接芯片的開發(fā)版 2015年9月9日，F(xiàn)TDI 以其極高的性價比和廣泛利用易于實現(xiàn)的特色，推出支持下一代USB接口技術(shù)的新一系列評估/開發(fā)模塊。其最新量產(chǎn)的 UMFT60XX 產(chǎn)品使用FT600/1Q USB3.0 超高速集成芯片，該模塊系列共有4種型號，提供不同的FIFO總線接口和數(shù)據(jù)位寬。通過這些模塊可以配置 FT600/1Q 設(shè)備參數(shù)，并使用其外部硬件接口連接至一般的 FPGA平臺，以進行充分評估。 發(fā)表于：9/9/2015 噴繪機中高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計與實現(xiàn) 選取Altera公司Cyclone III系列EP3C40F484作為新型高速數(shù)據(jù)傳輸系統(tǒng)控制平臺，將DDR2作為FIFO，借助USB3.0中的CYUSB3014，完成FPGA與PC之間的高速圖像數(shù)據(jù)傳輸。通過軟硬件測試，驗證了該系統(tǒng)圖像數(shù)據(jù)傳輸?shù)母咚俸涂煽啃浴?/a> 發(fā)表于：9/8/2015 萊迪思半導(dǎo)體推出ECP5 Versa開發(fā)套件，快速實現(xiàn)智能互連設(shè)計的原型開發(fā) 美國俄勒岡州波特蘭市—2015年9月1日—萊迪思半導(dǎo)體公司（NASDAQ: LSCC），客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日發(fā)布ECP5? Versa開發(fā)套件，可加速互連設(shè)計的原型開發(fā)和測試，適用于全球小型蜂窩、微型服務(wù)器、寬帶接入以及工業(yè)視頻等應(yīng)用。 發(fā)表于：9/8/2015 【Tech-Workshop】基于OpenCL環(huán)境的FPGA與GPU高效計算 在異構(gòu)計算系統(tǒng)上進行的并行計算通常稱為異構(gòu)計算。異構(gòu)計算技術(shù)從80年代中期產(chǎn)生，由于它能經(jīng)濟有效地獲取高性能計算能力、可擴展性好、計算資源利用率高、發(fā)展?jié)摿薮螅壳耙殉蔀椴⑿?分布計算領(lǐng)域中的研究熱點之一。 發(fā)表于：8/31/2015 一種低信噪比下8PSK的快速載波同步及FPGA實現(xiàn) 傳統(tǒng)的8PSK頻偏估計方法通常需要上百個符號完成，其優(yōu)點在于能夠?qū)崿F(xiàn)較大的載波頻偏補償，但是同步時間較長，不適用于短時突發(fā)通信條件下的快速載波頻偏估計。特別是在低信噪比下，更是很難達到快速鎖定的目的?；谠诘托旁氡葪l件下，數(shù)據(jù)包長度有限的短時突發(fā)通信，提出了一種8PSK快速載波同步的方法，并在FPGA上得到實現(xiàn)。經(jīng)驗證，該方法實現(xiàn)簡潔有效，硬件開銷小，同步時間短。 發(fā)表于：8/29/2015 基于顏色空間采樣的摳圖算法 由于自然圖像摳圖具有高度的不確定性，目前的摳圖方法中對于前背景顏色較為復(fù)雜的圖片處理效果并不理想。本文首先通過采集大量的樣本對來估計初始的掩膜值，但是通過采樣得到的樣本對并不能很好地估計掩膜值，為此定義未知像素與前背景樣本點的空間距離和顏色距離函數(shù)來對其進行優(yōu)化。通過最小化該代價函數(shù)來求得最優(yōu)的樣本對，使得最終得到的結(jié)果實現(xiàn)了準確性和魯棒性的良好均衡。自然圖像摳圖實驗結(jié)果表明，與其他幾種摳圖算法相比，本算法在視覺效果上和均差誤差上都優(yōu)于其他算法。 發(fā)表于：8/29/2015 青島若貝首款自適應(yīng)芯片面世！ 8月26日，青島若貝電子首款 “Robei自適應(yīng)芯片產(chǎn)品發(fā)布暨研討會”活動在青島高新區(qū)隆重舉行。青島高新區(qū)管委領(lǐng)導(dǎo)、知名專家、及眾多企業(yè)、媒體代表等出席了會議，見證了青島若貝歷時兩年、潛心研究的首款具有自主知識產(chǎn)權(quán)的自適應(yīng)芯片的面世！ 發(fā)表于：8/28/2015 基于AES算法的存儲測試系統(tǒng)設(shè)計 為了實現(xiàn)對存儲測試系統(tǒng)在某些應(yīng)用場合中數(shù)據(jù)保密的需求，提出了一種基于AES算法的數(shù)據(jù)加密系統(tǒng)設(shè)計方案，并完成了系統(tǒng)的算法仿真與硬件設(shè)計。系統(tǒng)的硬件以Xilinx公司的FPGA為主要芯片，實現(xiàn)數(shù)據(jù)采集與加密功能。采用VHDL語言來描述AES算法的硬件實現(xiàn)，對AES加密系統(tǒng)的整體結(jié)構(gòu)和各個子模塊進行了仿真與優(yōu)化。從仿真測試結(jié)果看，完全能夠滿足存儲測試系統(tǒng)的加密要求，達到了設(shè)計要求。 發(fā)表于：8/26/2015 ?…185186187188189190191192193194…?
