《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > 基于FPGA同步時(shí)鐘測(cè)量系統(tǒng)的研究及實(shí)現(xiàn)

基于FPGA同步時(shí)鐘測(cè)量系統(tǒng)的研究及實(shí)現(xiàn)

2015-10-20
作者:陳 巍1,王國(guó)富1,2,張法全1,葉金才1
來(lái)源:2014年電子技術(shù)應(yīng)用第12期

0 引言

  瞬變電磁法是勘探地下不同介質(zhì)電性參數(shù)的重要方法之一,在搶險(xiǎn)救援、工程施工設(shè)計(jì)、地下水勘探以及礦產(chǎn)勘探等領(lǐng)域被廣泛應(yīng)用[1-2]。煤礦探水雷達(dá)利用瞬變電磁法的原理,在發(fā)射機(jī)關(guān)斷發(fā)射電流的瞬間,接收機(jī)采集接收地下介質(zhì)產(chǎn)生的純二次場(chǎng),因此需要發(fā)射機(jī)與接收機(jī)之間同頻同相地工作,同步時(shí)鐘信號(hào)是雙極性的,且要求同步時(shí)鐘精度優(yōu)于800 ns。由于勘探地質(zhì)的復(fù)雜性和未知性,通過(guò)GPS和恒溫晶振的互補(bǔ)協(xié)調(diào)工作來(lái)產(chǎn)生同步時(shí)鐘[3-4],接收機(jī)與發(fā)射機(jī)的同步時(shí)鐘信號(hào)在空間上是分離的,所以同步時(shí)鐘信號(hào)往往不是完全同步的,會(huì)產(chǎn)生不可避免的時(shí)間差,而這個(gè)時(shí)間差的大小決定了整個(gè)系統(tǒng)采樣的精度和后續(xù)反演算法的準(zhǔn)確性。在實(shí)際過(guò)程中,用示波器觀(guān)察往往只是得到短期的觀(guān)測(cè)數(shù)據(jù),不能對(duì)時(shí)間差數(shù)據(jù)進(jìn)行存儲(chǔ),得到的結(jié)論并不準(zhǔn)確,因此對(duì)同步時(shí)鐘信號(hào)的矯正具有一定的局限性。參考文獻(xiàn)[5]提出了一種倍頻相移的時(shí)間間隔測(cè)量方法,最大分辨率為625 ps,參考文獻(xiàn)[6]提出了基于CPLD的時(shí)間間隔測(cè)量方法,最大分辨率為300 ps。本設(shè)計(jì)提出了一種高精度的同步時(shí)鐘信號(hào)時(shí)間差測(cè)量系統(tǒng),最大分辨率為200 ps,對(duì)同步時(shí)鐘信號(hào)的時(shí)間差可以進(jìn)行長(zhǎng)時(shí)間測(cè)量,并能對(duì)時(shí)間差數(shù)據(jù)進(jìn)行存儲(chǔ),在上位機(jī)上對(duì)存儲(chǔ)的時(shí)間差繪制成曲線(xiàn)。與參考文獻(xiàn)[5]、[6]相比,本設(shè)計(jì)具有更高的精度,能夠?qū)r(shí)間差進(jìn)行存儲(chǔ)和繪制成曲線(xiàn),擁有更廣泛的應(yīng)用前景和實(shí)用性。

1 總體框架


001.jpg

  同步時(shí)鐘信號(hào)時(shí)間差測(cè)量系統(tǒng)主要由恒溫晶振模塊、單極性轉(zhuǎn)換電路模塊、時(shí)間間隔測(cè)量模塊、LCD、SD卡和PC等組成,系統(tǒng)框圖如圖1所示。單極性轉(zhuǎn)換電路a、b分別把雙極性同步時(shí)鐘信號(hào)A、B轉(zhuǎn)換成單極性信號(hào)C、D,再通過(guò)時(shí)間間隔測(cè)量模塊測(cè)得單極性信號(hào)C、D之間的時(shí)間差,時(shí)間間隔測(cè)量模塊在FPGA內(nèi)部完成。時(shí)間差可以在LCD上顯示,SD卡可以對(duì)時(shí)間差進(jìn)行存儲(chǔ),PC可以對(duì)SD卡存儲(chǔ)的時(shí)間差繪制成曲線(xiàn),用來(lái)觀(guān)測(cè)時(shí)間差的變化。系統(tǒng)電源模塊為系統(tǒng)提供工作電源,恒溫晶振為FPGA模塊提供穩(wěn)定的工作頻率。

2 各模塊設(shè)計(jì)

  2.1 單極性轉(zhuǎn)換電路


002.jpg

  由于煤礦探水雷達(dá)的同步時(shí)鐘信號(hào)A、B是雙極性的,而FPGA模塊無(wú)法處理負(fù)電平,所以需要將同步時(shí)鐘信號(hào)進(jìn)行單極性轉(zhuǎn)換。以同步時(shí)鐘信號(hào)A為例,單極性轉(zhuǎn)換電路如圖2所示。當(dāng)INA+是正電壓、INA-是負(fù)電壓時(shí),則光耦Opt1導(dǎo)通,光耦Opt2截止,與非門(mén)NAND1輸出高電平,與非門(mén)NAND2輸出低電平,經(jīng)過(guò)異或門(mén)XOR后輸出高電平。同理:當(dāng)INA+是負(fù)電壓、INA-是正電壓時(shí),光耦Opt1截止,光耦Opt2導(dǎo)通,與非門(mén)NAND1輸出低電平,與非門(mén)NAND2輸出高電平,經(jīng)過(guò)異或門(mén)XOR以后輸出高電平,波形圖如圖3所示。同步時(shí)鐘信號(hào)在每個(gè)周期內(nèi)有兩次歸零突變,這兩次突變控制發(fā)射機(jī)的發(fā)射脈沖和接收機(jī)的信號(hào)采樣脈沖,因此需要測(cè)量這兩次突變的時(shí)間差。

  2.2 時(shí)間間隔測(cè)量模塊


003.jpg

  同步時(shí)鐘信號(hào)A、B通過(guò)單極性轉(zhuǎn)換電路a、b進(jìn)行轉(zhuǎn)換,由于單極性轉(zhuǎn)換電路是完全對(duì)稱(chēng)的,因此對(duì)同步時(shí)鐘信號(hào)造成的延時(shí)誤差可以忽略不計(jì)。恒溫晶振輸出頻率穩(wěn)定,在短期內(nèi)穩(wěn)定度很好,且不受外界溫度影響,為FPGA提供精確的時(shí)鐘。FPGA調(diào)用IP核中的鎖相環(huán)(PLL),將恒溫晶振輸出的10 MHz頻率倍頻到100 MHz,這樣可以有效地降低計(jì)數(shù)誤差,誤差為10 ns。時(shí)間差測(cè)量模塊對(duì)單極性信號(hào)C、D進(jìn)行時(shí)間差精密測(cè)量,包括脈沖計(jì)數(shù)法和量化延時(shí)法,兩者之和即為單極性信號(hào)C、D的時(shí)間差。脈沖計(jì)數(shù)法和量化延時(shí)法的波形如圖4(a)所示,單極性信號(hào)C的上升沿作為脈沖計(jì)數(shù)單元的計(jì)數(shù)開(kāi)始信號(hào),單極性信號(hào)D的上升沿作為脈沖計(jì)數(shù)單元的計(jì)數(shù)結(jié)束信號(hào),計(jì)數(shù)脈沖周期T=10 ns,計(jì)數(shù)結(jié)果為粗測(cè)量。T1是計(jì)數(shù)脈沖與單極性信號(hào)C不對(duì)齊的部分,T2是計(jì)數(shù)脈沖與單極性信號(hào)D不對(duì)齊的部分,測(cè)量結(jié)果為精測(cè)量,精測(cè)量由FPGA的內(nèi)部硬件延時(shí)單元lcell和D鎖存器實(shí)現(xiàn),量化延時(shí)法如圖4(b)所示。

004.jpg

  圖中選用4級(jí)延時(shí)單元作為示例計(jì)算T1和T2。計(jì)數(shù)脈沖信號(hào)經(jīng)過(guò)FPGA內(nèi)部延時(shí)單元作為D觸發(fā)器的信號(hào)輸入,單極性信號(hào)C、D作為D觸發(fā)器的時(shí)鐘輸入,D觸發(fā)器在時(shí)鐘上升沿發(fā)生狀態(tài)轉(zhuǎn)換,輸出信號(hào)等于輸入信號(hào)。在延時(shí)單元鏈中,每個(gè)延時(shí)單元的延時(shí)時(shí)間t=200 ps,因此每經(jīng)過(guò)一個(gè)延時(shí)單元,計(jì)數(shù)脈沖相對(duì)于單極性信號(hào)C、D會(huì)延時(shí)200 ps。如圖4(a)所示,當(dāng)單極性信號(hào)C的上升沿到來(lái)時(shí),計(jì)數(shù)脈沖與單極性信號(hào)C的上升沿不對(duì)齊部分T1是低電平,則計(jì)數(shù)脈沖經(jīng)過(guò)n1個(gè)延時(shí)單元后,第0個(gè)計(jì)數(shù)脈沖的下降沿與單極性信號(hào)C的上升沿對(duì)齊。此時(shí),在量化延時(shí)單元鏈中,前n1-1個(gè)D觸發(fā)器輸出的是低電平,第n1個(gè)D觸發(fā)器輸出的是高電平,通過(guò)對(duì)D觸發(fā)器進(jìn)行編碼,能夠知道n1的值和不對(duì)齊部分T1是低電平,則時(shí)間T1=n1t;當(dāng)單極性信號(hào)D的上升沿到來(lái)時(shí),計(jì)數(shù)脈沖與單極性信號(hào)D的上升沿不對(duì)齊部分T2是高電平,則計(jì)數(shù)脈沖經(jīng)過(guò)n2個(gè)延時(shí)單元后,第N個(gè)計(jì)數(shù)脈沖的上升沿與單極性信號(hào)D的上升沿對(duì)齊。此時(shí),在量化延時(shí)單元鏈中,前n2-1個(gè)D觸發(fā)器輸出的是高電平,第n2個(gè)D觸發(fā)器輸出的是低電平,通過(guò)對(duì)D觸發(fā)器進(jìn)行編碼,能夠知道n2的值和不對(duì)齊部分T2是高電平,則時(shí)間T2=n2t。

  綜上:不對(duì)齊部分T1存在兩種可能,為低電平或者高電平;不對(duì)齊部分T2也存在兩種可能,為低電平或者高電平,而通過(guò)對(duì)D觸發(fā)器的編碼,能夠知道不對(duì)齊部分T1、T2是低電平還是高電平,進(jìn)而能夠得到準(zhǔn)確的時(shí)間差Ti。

  84[9BU2GKHEA%GAYYIUJKDD.png

  其中,N是計(jì)數(shù)脈沖個(gè)數(shù),T是計(jì)數(shù)脈沖周期,n1是求T1的延時(shí)單元個(gè)數(shù),n2是求T2的延時(shí)單元個(gè)數(shù),t是延時(shí)單元的延時(shí)時(shí)間,0表示低電平,1表示高電平。

  2.3 系統(tǒng)軟件設(shè)計(jì)

  軟件是控制硬件和實(shí)現(xiàn)算法的關(guān)鍵,本設(shè)計(jì)采用模塊化分層管理,提高軟件的穩(wěn)定性和可行性,系統(tǒng)的軟件流程圖如圖5所示。

005.jpg

3 實(shí)驗(yàn)結(jié)果

  為了驗(yàn)證本系統(tǒng)的正確性和可行性,對(duì)煤礦探水雷達(dá)的接收機(jī)與發(fā)射機(jī)的同步時(shí)鐘信號(hào)進(jìn)行時(shí)間差測(cè)量。煤礦探水雷達(dá)采用6.25 Hz的雙極性波,經(jīng)過(guò)單極性電路轉(zhuǎn)換以后,信號(hào)頻率變?yōu)?2.5 Hz,圖6是兩路同步時(shí)鐘信號(hào)的波形,通道3是提取后的時(shí)間差,從圖中可以看出,時(shí)間差小于800 ns,與實(shí)際時(shí)間差相符合。

006.jpg

007.jpg

  表1是同步時(shí)鐘信號(hào)時(shí)間差測(cè)量系統(tǒng)工作8小時(shí)的統(tǒng)計(jì)數(shù)據(jù)。顯示時(shí)間差的誤差區(qū)間和落在該區(qū)間的次數(shù),當(dāng)時(shí)間差超過(guò)800 ns時(shí),同步時(shí)鐘精度不能達(dá)到煤礦探水雷達(dá)的勘測(cè)要求。從表1可以清楚地看到,時(shí)間差低于400 ns占99.85%,最大時(shí)間差不大于800 ns,完全滿(mǎn)足煤礦探水雷達(dá)的同步時(shí)鐘精度要求。

4 結(jié)論

  本文針對(duì)煤礦探水雷達(dá)進(jìn)行勘測(cè)時(shí)需要高精度同步時(shí)鐘的要求,設(shè)計(jì)并實(shí)現(xiàn)了高精度同步時(shí)鐘信號(hào)時(shí)間差測(cè)量系統(tǒng)。該系統(tǒng)利用計(jì)數(shù)脈沖對(duì)同步時(shí)鐘信號(hào)進(jìn)行粗測(cè)量,內(nèi)部延時(shí)單元和D觸發(fā)器對(duì)同步時(shí)鐘信號(hào)進(jìn)行精測(cè)量,兩者之和即為測(cè)量結(jié)果。用計(jì)算機(jī)對(duì)存儲(chǔ)的時(shí)間差數(shù)據(jù)繪制成曲線(xiàn),能夠更加直觀(guān)的判斷同步時(shí)鐘信號(hào)的穩(wěn)定性。該系統(tǒng)已經(jīng)應(yīng)用到煤礦探水雷達(dá)的實(shí)際勘探中,對(duì)同步時(shí)鐘信號(hào)時(shí)間差觀(guān)測(cè)和矯正起到了很大的作用。

參考文獻(xiàn)

  [1] 姚麗,韋靜,王玉陽(yáng).瞬變電磁法地質(zhì)勘探的仿真研究[J].計(jì)算機(jī)仿真,2013,30(8):413-416.

  [2] 李宏杰.瞬變電磁探測(cè)技術(shù)在煤礦防治水中的應(yīng)用[J].煤礦安全,2013,44(4):159-161.

  [3] 申屠剛,錢(qián)剛,楊貴玉,等.基于時(shí)間同步技術(shù)的新型遠(yuǎn)方終端單元設(shè)計(jì)[J].電力系統(tǒng)自動(dòng)化,2008,32(15):45-48.

  [4] 吳寧,潘小龍,虞皆俠.高精度GPS同步時(shí)鐘的研究與實(shí)現(xiàn)[J].電力系統(tǒng)自動(dòng)化,2008,32(10):61-65.

  [5] 蔡德勝,方壽海.一種短時(shí)間間隔測(cè)量方法的研究及其FPGA實(shí)現(xiàn)[J].微電子學(xué)與計(jì)算機(jī),2012,29(10):34-36.

  [6] 王加祥,相征,琚翔.基于CPLD的高精度時(shí)間間隔測(cè)量系統(tǒng)的設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2010,36(11):62-65.


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀(guān)點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話(huà)通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話(huà):010-82306118;郵箱:aet@chinaaet.com。