頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 带残余补偿的外推冲激响应低成本FIR滤波器实现 基于带残余补偿的外推冲激响应设计技术，利用硬件描述语言编程在集成电路上对FIR数字滤波器进行了综合。该技术利用冲激响应的准周期特性近似滤波器系数，有效降低了FIR滤波器常系数乘法的复杂度，并通过残余补偿降低滤波器阶数，同时应用子项共享技术进一步减少加法器个数。综合结果表明所提方法可以有效节省高阶FIR滤波器硬件资源的消耗，适用于低成本数字系统设计。 發(fā)表于：2015/7/21 IDT 公司通过新增额外的支持PCIe 时钟输出的器件扩展VersaClock 5 产品系列 美国加利福尼亚州圣何塞，2015 年7 月14日 - IDT 公司（ IDT ®）（NASDAQ：IDTI）今天宣布扩展其 VersaClock 5 系列可编程时钟发生器，新推出的器件可简化设计中 PCIe 时钟的产生，同时提供VersaClock 产品系列众所周知的灵活输出。高性能VersaClock 5 系列的新成员具有专属的低功耗HCSL （ LP-HCSL）输出，通过为PCIe 设计提供一个集成式的时钟产生和分配方案能够减少电路板空间，并降低物料成本 （BOM ）。 發(fā)表于：2015/7/14 基于改进DDS算法的任意信号发生器设计 针对传统直接数字频率合成（DDS）算法存在的幅度量化误差、相位截断误差问题，提出了一种混合利用信号对称性+Sunderland构造对数据ROM进行压缩的方法，用来增大数据ROM的存储量，同时采用改进型相位抖动注入法抑制相位截断误差。硬件电路部分设计了幅频校正电路，对信号进行校正，保证了信号幅度的稳定输出。测试结果表明，信号发生器可以输出高速、稳定、低衰减、低杂散的任意波形，输出信号频率范围为1 MHz~30 MHz，幅度峰峰值为40 mV~6.7 V。 發(fā)表于：2015/7/14 Diodes 0.2A功率开关可承受热插拔USB负载 新功率开关系列提供0.4A电流限制以及从2.7V到5.5V的供电电压范围，并具有最高达0.2A的连续负载电流额定值。其它保护功能包括0.4ms升降控制时间，可支持电脑计算、通信和消费性电子设备与外围设备之间的热插拔连接。此外，欠压闭锁和反向电流阻断功能有效保护输入电源，热保护功能则防止集成电路在重载或短路故障的情况下受损。 發(fā)表于：2015/7/13 用于压缩感知的DMD控制系统设计 基于数字光处理(DLP)的数字微镜器件(DMD)灰度控制主要针对视频应用，故帧频较低，只有约60～120 Hz，而用DMD实现的伯努利矩阵作为压缩感知测量矩阵，是0-1二值矩阵，不需要灰度控制，且帧频要求通常在数千帧每秒。研制了基于Xilinx公司Virtex-5 FPGA的DMD控制系统来实现伯努利矩阵，系统由随机数发生器(RNG)、DDR2 SDRAM控制器、DMD控制器等模块组成。随机数发生器产生的随机数存储在DDR2 SDRAM中，实现与DMD的高速数据传输。经验证，该系统可实现二值高速显示，帧频可达到2 kHz。 發(fā)表于：2015/7/13 基于PCIe总线的卫星导航信号传输系统设计 为了满足高精度软件接收机对卫星导航中频信号传输系统的新要求，设计了一种基于PCIe总线的传输系统。该系统以Virtex-5 FPGA为核心控制器件，以DMA方式通过4通道PCIe接口传输导航卫星数据。详细介绍传输系统AD模块、DMA控制模块、中断模块等核心模块的FPGA实现方法。经过测试与验证，系统读写速率分别达到了800 MB/s和650 MB/s,可以满足不同层次导航软件接收机对原始导航数据的需求。 發(fā)表于：2015/7/9 载荷侧摆条件下卫星点波束覆盖区域算法研究 针对卫星斜视时地面覆盖区域确定问题，提出了一种利用卫星波束侧摆角、偏移正东方向旋转角度和星下点确定卫星波束中心的算法。通过卫星的侧视角度确定圆锥面，利用站心坐标系中波束的旋转角确定唯一的圆锥母线作为波束中心线，进而得到卫星波束中心与地球的交点，从而确定卫星的覆盖区域。 發(fā)表于：2015/7/8 基于FPGA的AXI4总线时序设计与实现 针对AXI4总线设备之间的高速数据传输需求，根据AXI4总线协议，设计实现了一种基于FPGA的AXI4总线读写时序控制方法。以FPGA为核心，采用VHDL语言，完成了满足AXI4总线协议的读猝发方式数据传输和写猝发方式数据传输时序控制模块的设计。利用FPGA内部嵌入式系统提供的高性能数据传输接口完成AXI4时序控制模块的功能验证。实际应用表明，依据提出的设计方法实现的读写时序控制模块能够满足AXI4总线协议规定的时序关系，实现数据的高速正确传输，总线数据传输速率能够达到1.09 GB/s。 發(fā)表于：2015/7/8 预取技术分析 内存时延是制约现代处理器性能的主要因素之一。预取技术通过提前从内存读取将来可能使用的数据降低内存时延对处理器执行的影响，是一种被广泛应用的提升处理器性能的技术。探讨了当前主流硬件平台的预取技术，分析了现有预取技术的不足并展望了预取技术的发展趋势。 發(fā)表于：2015/7/7 人工智能"睁眼"看到的世界是什么样的？ 据国外媒体报道，在电脑的“眼”中，我们司空见惯的世界竟然变成了噩梦般的场景。通过上传图片，谷歌研发的人工神经网络ANNs把一些全球闻名的照片或画作变成了或荒诞不经或晦涩抽象的超现实画面。请点开以上图集体验一下人工智能眼中的世界吧。 發(fā)表于：2015/7/7 <…191192193194195196197198199200…>
