《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動態(tài) > Xilinx 宣布Vivado設(shè)計套件開始支持16nm UltraScale+產(chǎn)品早期試用

Xilinx 宣布Vivado設(shè)計套件開始支持16nm UltraScale+產(chǎn)品早期試用

支持現(xiàn)在即可利用量產(chǎn)級的芯片性能、完善的工具及IP立即啟動開發(fā)
2015-07-28

       2015年7月24日,中國北京 - All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布,Vivado?設(shè)計套件開始支持包括Zynq? UltraScale+和Kintex? UltraScale+器件在內(nèi)的16nm UltraScale?+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級可編程邏輯進行了協(xié)同優(yōu)化,能夠充分發(fā)揮量產(chǎn)級UltraScale+器件的優(yōu)勢,進而利用整個目錄中的SmartCORE?和 LogiCORE? IP。

       同時,賽靈思還實現(xiàn)了賽靈思軟件開發(fā)套件(SDK)和PetaLinux工具中針對 Zynq UltraScale+ MPSoC系列的軟件開發(fā)。該賽靈思SDK不僅為在MPSoC處理器子系統(tǒng)上開發(fā)和調(diào)試軟件應(yīng)用提供了綜合而全面的Eclipse環(huán)境,同時還有助于軟件開發(fā)團隊利用賽靈思穩(wěn)健可擴展的QEMU仿真平臺立即著手開發(fā)。

供貨情況

       如需了解用于UltraScale+產(chǎn)品組合的Vivado設(shè)計套件早期試用工具的更多信息,敬請聯(lián)系您當(dāng)?shù)氐匿N售代表。如需了解有關(guān)賽靈思軟件開發(fā)環(huán)境和嵌入式平臺的更多信息,敬請訪問:賽靈思軟件開發(fā)者專區(qū)。

關(guān)于賽靈思UltraScale+產(chǎn)品組合

       16nm UltraScale+?系列FPGA、3D IC和MPSoC融合了最新存儲器、3D-on-3D和多處理SoC(MPSoC)技術(shù),同時包含了SmartConnect互聯(lián)優(yōu)化技術(shù),讓性能和集成度邁上了新臺階。通過系統(tǒng)級優(yōu)化,UltraScale+提供的價值遠遠超過了傳統(tǒng)工藝節(jié)點移植所帶來的價值,系統(tǒng)級性能功耗比相比28nm器件提升了2至5倍,還實現(xiàn)了遙遙領(lǐng)先的系統(tǒng)集成度和智能化,以及最高級別的保密性和安全性。

關(guān)于賽靈思

       賽靈思是All Programmable FPGA、SoC、MPSoC和3D IC的全球領(lǐng)先供應(yīng)商,獨特地實現(xiàn)了兼具軟件定義和硬件最優(yōu)化的各種應(yīng)用,促進云技術(shù)、SDN/NFV、視頻/視覺、工業(yè)物聯(lián)網(wǎng)以及5G無線通信等產(chǎn)業(yè)的發(fā)展。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。