首先，什么是XPM？可能很多人沒聽過也沒用過，它的全稱是Xilinx Parameterized Macros，也就是Xilinx的參數(shù)化的宏，跟原語的例化和使用方式一樣?？梢栽?a class="innerlink" href="http://ihrv.cn/tags/Vivado" target="_blank">Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。

　　從上圖中可以看出，目前可以例化的XPM主要有三種：跨時鐘域處理、FIFO和MEMORY。

　　我們以MEMORY為例，在Vivado中可以通過下面四種方式調(diào)用FPGA中的存儲單元，均可以選擇是Block RAM還是Distributed RAM.

　　方法1：RTL代碼

　　我們在定義一個memory變量后，可以在前面指定其資源類型：

　?。?ram_style = “block” *）reg [3:0] mem_bram [15:0] ;

　　（*ram_style = “distributed” *）reg [3:0] mem_dram [15:0] ;

　　使用RTL代碼的方式非常靈活，但由于少了很多的控制項，綜合后的結(jié)果可能不是最優(yōu)的。

　　方法2：原語（PrimiTIve）

　　使用原語也可以例化MEMORY，但沒見幾個工程師這么用過，因為接口實在太多了，所以實用性不高。

　　方法3：IP Core

　　這種方式應(yīng)該是使用最多的，但缺點也很明顯：

　　當(dāng)修改參數(shù)時需要重新打開IP，然后Generate；

　　不同版本的Vivado之間還需要進(jìn)行Update；

　　有時沒注意到IP中的參數(shù)，導(dǎo)致結(jié)果并不是自己想要的；

　　最近在調(diào)試中就碰到這樣一個問題，F(xiàn)IFO中的默認(rèn)輸出延遲是1，即輸出數(shù)據(jù)比讀使能晚一拍，而且Output Registers默認(rèn)是不勾選的。但這個選項不知道什么時候被改了，導(dǎo)致程序最終的輸出結(jié)果一直有問題，在debug時一直檢查的是RTL代碼，直到定位到FIFO模塊時才發(fā)現(xiàn)了這個問題。如果此時我們使用的是XPM，那從代碼中很容易就能看出來錯誤。

　　方法4：XPM_MEMORY

　　相對而言，XPM的缺點就不是很明顯，純代碼例化的方式更加靈活、簡單。

更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<