摘  要： 隨著超聲探傷技術(shù)的發(fā)展，探傷數(shù)據(jù)處理的高速化和網(wǎng)絡(luò)化已成為一種趨勢。介紹了一種超聲探傷回波信號處理的方法，采用Altera公司的Cyclone IV系列FPGA與以太網(wǎng)硬件協(xié)議棧芯片W5300，并結(jié)合高速數(shù)據(jù)壓縮器，設(shè)計(jì)了一種基于以太網(wǎng)的多通道高速數(shù)據(jù)處理電路。給出了數(shù)據(jù)壓縮器的設(shè)計(jì)原理及網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊的設(shè)計(jì)方法，闡明了系統(tǒng)各模塊的工作方式，并給出測試結(jié)果，實(shí)現(xiàn)了一種高速、高穩(wěn)定性的數(shù)據(jù)處理電路。
關(guān)鍵詞： 超聲探傷；數(shù)據(jù)壓縮；FPGA；W5300；以太網(wǎng)

    鋼板表面?zhèn)臋z測是超聲波探傷領(lǐng)域的一個(gè)重要應(yīng)用，隨著探傷技術(shù)的發(fā)展，對于數(shù)據(jù)的實(shí)時(shí)性要求越來越高，且由于以太網(wǎng)數(shù)據(jù)傳輸具有成本低、傳輸距離遠(yuǎn)的特點(diǎn)，因此網(wǎng)絡(luò)化數(shù)據(jù)傳輸也是一個(gè)重要的研究方向。
    對鋼板表面進(jìn)行探傷時(shí)，鋼板上方的一排超聲探頭分別向鋼板發(fā)射超聲波并接收回波，該回波信號經(jīng)A/D轉(zhuǎn)換后送入到數(shù)據(jù)處理模塊進(jìn)行處理。由于數(shù)據(jù)量非常大，需對其進(jìn)行數(shù)據(jù)壓縮，壓縮后的數(shù)據(jù)再送入網(wǎng)口進(jìn)行傳輸。本文首先利用FPGA設(shè)計(jì)數(shù)據(jù)壓縮器電路，再將壓縮后的數(shù)據(jù)送入網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊的輸入端，通過FPGA設(shè)計(jì)邏輯電路控制硬件協(xié)議棧芯片W5300[1]實(shí)現(xiàn)高速數(shù)據(jù)傳輸，最終達(dá)到實(shí)時(shí)探傷的目的。該方法實(shí)現(xiàn)較容易，集成度高，穩(wěn)定性好，可進(jìn)行廣泛應(yīng)用。
1 系統(tǒng)構(gòu)成
    該系統(tǒng)由數(shù)據(jù)壓縮器電路、網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊、有限狀態(tài)機(jī)和W5300網(wǎng)絡(luò)通信電路組成。系統(tǒng)原理框圖如圖1所示。

    首先進(jìn)行系統(tǒng)的初始化，對數(shù)據(jù)壓縮器的初始值和W5300的工作方式進(jìn)行配置。再將經(jīng)A/D變換后的探傷初始數(shù)據(jù)送入到數(shù)據(jù)壓縮器中壓縮，以預(yù)設(shè)數(shù)量的數(shù)據(jù)為一組，經(jīng)過壓縮后將數(shù)據(jù)送入FIFO電路中，等待網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊調(diào)用。當(dāng)系統(tǒng)檢測到FIFO中有數(shù)據(jù)時(shí)，利用有限狀態(tài)機(jī)控制網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊和W5300，通過以太網(wǎng)發(fā)送壓縮后的探傷數(shù)據(jù)至上位機(jī)，進(jìn)而實(shí)現(xiàn)高速數(shù)據(jù)傳輸。
2 系統(tǒng)原理分析
2.1 數(shù)據(jù)壓縮器
    超聲探頭一般工作在2 MHz~5 MHz，經(jīng)A/D采樣后的數(shù)據(jù)量會(huì)非常大，而上位機(jī)接口繪制曲線的刷新次數(shù)在25次/s以上即可清晰顯示波形圖像[2]，因此需對采樣的數(shù)據(jù)進(jìn)行壓縮，從而加快數(shù)據(jù)處理的速度，減少資源的占用。
    數(shù)據(jù)壓縮器的原理框圖如圖2所示。初始時(shí)，對較大數(shù)寄存器和較小數(shù)寄存器賦初值,分別為00H和FFH。將當(dāng)前采樣來的數(shù)據(jù)分別放入較大數(shù)比較器和較小數(shù)比較器，并與寄存器中的數(shù)據(jù)進(jìn)行比較，若該數(shù)據(jù)大于較大數(shù)或小于較小數(shù)，則將該數(shù)存入對應(yīng)的寄存器中并替換原來的數(shù)據(jù)，否則寄存器中數(shù)據(jù)不變。與此同時(shí)，計(jì)數(shù)器對數(shù)據(jù)量進(jìn)行計(jì)數(shù)，若計(jì)數(shù)值滿足預(yù)先設(shè)定的數(shù)據(jù)量，則將計(jì)數(shù)器中的值送入到對應(yīng)的FIFO中等待下一步處理。

    FIFO數(shù)據(jù)讀取電路首先檢測FIFO當(dāng)前狀態(tài)，若其中有數(shù)據(jù)，則進(jìn)行讀取，并將該數(shù)據(jù)送入FPGA內(nèi)部配置的寄存器中等待發(fā)送。
　網(wǎng)絡(luò)配置及時(shí)序電路負(fù)責(zé)對W5300進(jìn)行初始化設(shè)置和讀、寫時(shí)序的設(shè)計(jì)。該芯片內(nèi)部集成10/100 Mb/s以太網(wǎng)控制器、MAC和TCP/IP協(xié)議棧，支持8個(gè)獨(dú)立端口同時(shí)連接，通信速率最高可達(dá)80 Mb/s[4]。本系統(tǒng)中，需拉高BIT16EN引腳設(shè)置W5300工作在16位數(shù)據(jù)總線模式，將TEST_MODE[3:0]和OP_MODE[2:0]接地，使用內(nèi)部PHY，并配置為全功能自動(dòng)握手方式[5]。為提高數(shù)據(jù)傳輸?shù)乃俣?，配置相?yīng)寄存器使W5300以DMA方式工作在UDP模式下。讀、寫部分通過Verilog語言編寫相應(yīng)代碼，搭建純硬件數(shù)據(jù)處理電路，等待狀態(tài)機(jī)調(diào)用。
    有限狀態(tài)機(jī)負(fù)責(zé)對芯片的復(fù)位、初始化和數(shù)據(jù)的讀寫進(jìn)行控制，采用兩段式構(gòu)成。由于W5300需單獨(dú)復(fù)位后方能正常工作[6]，系統(tǒng)上電后由FPGA自動(dòng)發(fā)送復(fù)位脈沖至W5300。復(fù)位完畢后進(jìn)行初始化，初始化完畢后判斷當(dāng)前FIFO狀態(tài)，待FIFO中存在數(shù)據(jù)時(shí)執(zhí)行讀操作和寫操作，再將數(shù)據(jù)發(fā)送到上位機(jī)，完成網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)倪^程。之后返回初始化后的狀態(tài)，等待下一個(gè)數(shù)據(jù)。有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖如圖4所示。

    利用FPGA和W5300搭建純硬件網(wǎng)絡(luò)通信電路，能夠?qū)⒋罅繑?shù)據(jù)通過以太網(wǎng)進(jìn)行高速傳輸，方便對生產(chǎn)過程進(jìn)行遠(yuǎn)程控制和實(shí)時(shí)監(jiān)測。結(jié)合數(shù)據(jù)壓縮器，能夠在數(shù)據(jù)量較大時(shí)，依據(jù)實(shí)際需要選取一定數(shù)量的、具有代表性的數(shù)據(jù)進(jìn)行發(fā)送，提高了數(shù)據(jù)傳輸?shù)男?，并?jié)約資源。該方案開發(fā)周期短，成本低廉，易于維護(hù)，有著較高的穩(wěn)定性和可靠性，且配置較為靈活，實(shí)用價(jià)值較高，可用于數(shù)據(jù)量較大的高速超聲探傷領(lǐng)域中。
參考文獻(xiàn)
[1] 宋飛,馮旭哲.基于硬件協(xié)議棧芯片的高速以太網(wǎng)接口設(shè)計(jì)[J].工業(yè)儀表與自動(dòng)化裝置，2012(4)：57-59.
[2] 傅元, 王晶淼, 錢驍.數(shù)字化超聲探傷儀數(shù)據(jù)壓縮器設(shè)計(jì)[J].沈陽工業(yè)大學(xué)學(xué)報(bào)，2003,8(25)：310-312.
[3] 章文娟,王中宇,周維虎,等.基于DSP的激光跟蹤儀數(shù)據(jù)通信及處理模塊設(shè)計(jì)[J].微型機(jī)與應(yīng)用，2011,30(17)：54-56.
[4] 白佳俊,孟祥勇,張德平,等.基于W5300和FPGA的實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2013,39(4):19-21.
[5] 喬立巖, 梁宇, 趙浩然,等.基于W5300的以太網(wǎng)接口設(shè)計(jì)[J].電子測量技術(shù)，2012，7(35)：129-132.
[6] WIZnet. W5300 datasheet[Z].2010.